(施永荣)信号完整性分析读书报告1-2.docVIP

译者序 当前，电子系统与电路全面进入1GHz以上的高速高频设计领域。在实现VLSI芯片、PCB和系统设计功能的前提下，具有性能属性的信号完整性问题已经成为电子设计的一个瓶颈。 了解电气性能的实质和物理互连对信号完整性的影响，掌握信号完整性设计技术。 通常，信号完整性分为芯片级和PCB板级。二者原理上相通，但技术上有区别。 时域、频域、阻抗匹配、电阻、电容、电感、传输线、介质材料、差分技术 电路互连对系统性能的影响归结为四类噪声问题：反射、串扰、rail collapse(本书译为轨道塌陷)、电磁干扰（EMI）。 四种信号完整性研究分析途径：经验法则、解析近似、数值仿真、实际测量。 前言 通常提到印刷电路板PCB和IC封装设计，人们常常会想到电路设计、版图设计、CAD工具、热传导、机械工程和可靠性分析等。现在，随着频率突破1GHz，两者都需要考虑到信号完整性和电气性能问题。 在“高速”世界里，从电气性能角度看，封装和互连对于信号不再是畅通透明的了。 经验法则、解析近似、数值仿真、实际测量 首先分析信号完整性问题的起源，然后利用本书提供的工具找出最优的解决方案并加以验证。 掌握从芯片、封装、电路板、接插件、到连线电缆所有互连设计以及所用材料对电气特性的影响。 例如：传输线阻抗是一段互连线的基本电气特征，它描述出信号所感受到的互连线电气特征以及信号与互连线间的相互作用。大多数信号完整性问题来自三个参数之间的混淆，它们分别是：阻抗、特性阻抗、信号所碰到的瞬态阻抗。 局部电感（有别于回路电感）、地弹、EMI起因、阻抗、传输线突变、差分阻抗、有损线衰减导致眼图塌陷。 真实的连接线，包括键合线、封装引线、芯片引脚、电路板线条、接插件、连接电缆等都是造成信号完整性问题的根源。 内容涉及芯片内互连、键合线、倒装芯片接触点、多层电路板、DIP\PGA\BGA\QFP\MCM等连接件插件以及电缆。 理解芯片封装、电路板、接插件等无源互连元素对系统性能的影响。 关注模型的两个特征：精度如何、带宽如何。分析完测量。 三类测量仪器：阻抗分析仪、矢量网络分析仪（VNA）、时域反射仪（TDR）。 高速数字系统互连设计的难点是什么，需要克服哪些技术障碍才能在高频时正常工作。 信号完整性分析概论 1.1信号完整性的含义 广义上讲：信号完整性指的是在高速产品中由互连线引起的所有问题。它主要研究互连线与数字信号的电压电流波形相互作用时其电气特性参数如何影响产品性能。 所有这些问题分为以下三种影响和后果：时序、噪声、电磁干扰EMI。 所有与信号完整性噪声问题有关的效应都与四类特定噪声源中一个有关： 单一网络的信号完整性 两个或者多个网络间的串扰 电源\地分配中的“轨道塌陷”阻抗下降 来自整个系统的电磁干扰和辐射 1.2单一网络的信号质量 当信号沿网络传播时，它不断感受到互连线引起的瞬态阻抗变化。如果信号感受到的阻抗保持不变，则信号就保持不失真。然而一旦阻抗发生变化，信号就会在变化处产生反射，并通过互连线剩余部分时发生失真。如果阻抗变化程度足够大，失真就会导致错误的触发。 任何改变横截面或网络几何形状的特征都会改变信号所感受到的阻抗。使信号所感受到的阻抗发生改变的情况有以下几种： 线宽变化 层转换 返回路径平面的间隙 接插件 分支线、T型线或桩线 网络末端 这些突变是由横截面、布线拓扑结构或附加元件产生的。在关键地方放置电阻来控制反射。 任何突变对信号的影响与信号的上升边有关。 1.3串扰 GigaTest Labs探针台 Agilent DCA86100插入式时域反射仪（TDR）。 返回平面为均匀平面时是实现最低串扰的结构 SSN等这类噪声是由耦合电感即所谓的互感产生的。解决办法就是谨慎地设计路径的几何结构，使得耦合电感即互感最小。 对于特性阻抗相同的导线，使用介电常数小的材料将会减少串扰。 1.4轨道塌陷噪声 噪声在电源\地分配网络（给芯片提供电源）中也是致命问题。 高性能处理器和一些专用集成电路的发展趋势：低电压源供电、高功率消耗。这就意味着在更短的时间内有更大的开关电流，这是噪声容限会更小。 设计电源\地分配网络时的目标是使电源分配系统PDS的阻抗最小。 设计一个低阻抗PDS应该考虑以下特性： 相邻的电源和地分配层平面的介质应尽可能地薄，以使它们紧紧靠近 低电感的去耦电容 封装时安排有多个很短的电源和地引脚 片内加去耦电容 PDS的阻抗已被Sun公司评估为对高端处理器的要求。 电源层和地层间使用超薄的、高介电常数的叠层这种创新技术有助于将轨道塌陷噪声减到最小。如3M公司的C-Ply，这种材料的厚度为8微米，介电常数为20。当用这种材料制作特殊电路板上的电源层和地层时它的超低回路电感和大分布电容明显减少电源\地分布阻抗。 屏蔽盒的使用，有些使用了屏蔽盒的产品因为需