成都理工大学EDA实验报告.docVIP

实验(用数码管显示学号后八位) 实验要求及目的 1.熟识利用QuartusII 软件进行FPGA 设计的流程； 2.掌握利用现有的宏功能模块进行设计； 3.熟识自行设计功能模块的方法。 实验内容及原理 内容：用QuartusII 软件设计并且能够用数码管显示学好的后八位。 原理：实验共需要两个模块，一个是脉冲计数模块，一个译码模块。而实验的重点是编写译码模块代码。主要思想是控制数码管的输出数字与有哪个数码管来显示。 三、实验步骤 创建一个新的工程。 参照以前的步骤建立一个新的工程，并建立顶层图。 使用宏功能模块。使用Altera 公司提供的宏功能模块（LPM ），本例中我们要利用计数器LPM。双击顶层图空白处，弹出symbol 对话框，展开Libraries，找到lpm_counter。并按要求设置一个计数模块。 输入设计文件。设计七段数码管的译码模块。打开FileNew，点击OK 后建立一个VHDL 文件，另注意：要求文件名必须与代码中的实体名（entity）相同。自己设计编写七段译码模块的VHDL 代码，作为实验中的译码部分。（用并行信号赋值语句中的选择型或条件型来设计）。 输入完成后，将该文件设为顶层实体（因为quartus 分析、综合和编译等都针对顶层实体）， 编译。 编译成功后生成元件符号（Symbol ）。 设计完整的顶层图。我们返回顶层原理图，并注意重新将顶层原理图设为顶层实体（Project - Set as top-lev el Entity ）。双击顶层图空白的地方，弹出symbol 对话框，展开Libraries 栏的Project 库，我们可以看到刚才建立的七段数码管译码元件符号 添加完模块后就连线完成电路图。在进行编译确保电路图正确后。设置芯片与引脚。 下载。在设置完成后，在进行编译。编译通过后再把程序下载到实验箱。 观察实验现象。 四．实验结果及分析 1）译码模块代码 module huyuhang(a,b,c); input[2:0] a; output[7:0] b,c; reg[7:0] b,c; always @ (a) begin case(a) 3b111:b=8 3b110:b=8 3b101:b=8 3b100:b=8 3b011:b=8 3b010:b=8 3b001:b=8 3b000:b=8 endcase case(a) 3b000:c=8 3b001:c=8 3b010:c=8 3b011:c=8 3b100:c=8 3b101:c=8 3b110:c=8 3b111:c=8 endcase end endmodule 2）原理图 实验结果：实验箱的八个数码管从左到右依次显示数 五、实验总结 2 第 页