8086全硅计算机的硬盘设计分析 word格式.docxVIP

第1章绪论1.1课题研究背景及其方法集成电路自从1958 年发明以来，经历了小规模(SSI)、中规模(MSI)、大规模(LSI)到目前的超大规模(VLSI)和特大规模(ULSI)阶段[1]。随着制作工艺的加工精度不断提高，集成电路的特征尺寸(FeatureSize)在不断缩小，硅片的面积也在不断增大，同时集成电路的的性能在提高而成本在下降。根据摩尔定律(MooreLaw) 集成电路在单个芯片上集成的晶体管数目每18个月将增加一倍，这个著名的定律直到今天仍然适用。在集成电路工业界，通常把动态随机存储器(DRAM，DynamicRAM)的存储量、长度及晶片的直径用来作为集成电路技术的发展水平评价标准[2]。根据集成电路协会联盟提出技术发展趋势的评估报告(每年会进行更新)的预计，即国际半导体技术路线图（ITRS）[3]，到2020年的DRAM晶体管长度14.2nm，圆晶片的直径将达到450mm。表1.1集成电路未来10年发展趋势更新为时间2010 年。表1.1集成电路未来10年发展趋势产品年200920102011201220132014201520162017201820192020DRAM长度(nm)5245403632282522.520.017.915.914.2圆晶片的直径(mm)300300300300300300450450450450450450单元面积(um2）0.0150.0120.00960.00780.00610.00540.00380.00290.00240.00190.001540.00118从表1.1 发展趋势可知现在集成电路工艺水平已经进入纳米工艺时代，芯片设计复杂性非常大，因此集成电路设计形成了系统设计和知识知识产权（IP，IntellectualProperty）模块设计，而知识知识产权（IP）模块设计又形成了IP/SoC 设计方法学。1.1.1IP/SoC 设计方法学系统级芯片SoC类似于由许多芯片组装而成的系统电路板，只不过SoC是各种模块集成到一芯片上。近年来SoC性能越来越强,规模越来越大，SoC芯片的规模一般要比普通的ASIC大的多,同时由于先进集成电路工艺带来的设计困难等,使得SoC设计的变得相当复杂。图1.1为便携式的SoC设计复杂性的趋势[3]。图1.1便携式的SoC 设计复杂性的趋势从图1.1 可知SoC设计复杂度几乎是成指数型增长，设计人员要想将所有的模块都重新设计完成后再集成已不现实了。唯一解决的办法是采用设计重用技术，即使用预先设计好的和验证好的模块(Block)。这种模块又被称为虚拟器件/组件如（VirtualComponent）、内核(Core)、宏组件(Macrocells)、知识产权(IntellectualProperty,IP)。这些模块如果是以软件为基础的则称为软核，如果是以硬件为基础的则称为硬核[4]。硬核通过参数配置可以将该模型转换成系列化的具体电路组件。在新SoC系统芯片的研制过程中，通过借助EDA 综合工具，虚拟组件可以很容易地调整或改变参数，也很容易地与其他外部逻辑结合为一体，并加以验证，从而大大扩展设计者可选用的资源范围。IP 的重用技术可缩短设计周期，加快芯片的投产和上市。SoC系统芯片设计方法学可以分为三种[1]：时序驱动的设计(TDD,TimeDrivenDesign)、基于块的设计(BBD,BlockBasedDesign)和基于平台的设计(PBD,PlatformBasedDesign)。1时序驱动的设计。早期的设计主要以版图规划和互联线延迟模型为基础的面积驱动设计，其目标是优化逻辑，采用统计平均的线负载模型。但在深亚微米下设计规模太大，导致反复迭代次数增加和设计流程中的延时结果的不收敛。2基于块的设计。系统的规模增大，产品推向市场的时间的压力，使设计IP重用成为必然。可重用IP模块必须遵循三条基本规则：尽可能采用全同步的设计策略，对模块的输入和输出信号用寄存器锁存以达到时序优化问题局部化的目的；严格遵循自底向上的验证策略，保证每个功能模块在被集成到更高层次之前得到最充分的验证，以达到功能验证问题局部化的目的；在着手进行详细设计之前必须做好总体方案的设计和论证。良好的芯片结构定义和模块划分是局部问题局部化的关键。3基于平台的设计。这是基于块的新发展，把即可能多的优秀的可重用的设计IP几种到一个统一的平台上。通过这个平台其他附加功能都可以用增加插板的方法实现，设计芯片新的功能就是增加一个IP模块。因此基于平台的设计是以IP重用技术为基础的，平台是其中最大的IP。1.1.2 全硅计算机的硬盘设计方法全硅计算机是将传统PC机主板上的CPU、芯片组、内存、显卡、声卡和网卡等芯片最大限度地集成到单个芯片中[5]，可以说全硅计算机就是SoC系统级芯片