《数字逻辑电路(A)》课程PPT第6章 时序逻辑电路.ppt

6.4.2 移存型计数器 电路结构： 1. 环形计数器 （1）电路结构（N=4) （2）工作原理 0000 0010 0001 0100 1000 0110 0011 1100 1001 1110 0111 1101 1011 0101 1010 1111 （3）电路特点：M=4(N)计数器，无自启动能力。 移位寄存器 反馈网络 … F D Q RD Q0 Q1 Q2 Q3 FF0 FF1 FF2 FF3 CP RD D Q RD D Q RD D Q RD DIR F （4）自启动问题 00 01 11 10 Q2Q3 Q0Q1 00 01 x x x x 1 x 0 1 0 x x x 0 x x x 11 10 D Q RD Q0 Q1 Q2 Q3 FF0 FF1 FF2 FF3 CP RD D Q RD D Q RD D Q RD DIR F （5）主要用途：1）M=N计数器； 2）顺序脉冲发生器。 0010 0001 0100 1000 0110 1111 0011 1110 0111 1101 1100 0101 1011 1001 1010 0000 CP Q0 Q1 Q2 Q3 2. 扭环形计数器 （1）电路结构（N=4) 1000 0001 1100 1110 0000 1111 0111 0011 0010 1011 1001 0100 0101 1010 1101 0110 （2）工作原理 （3）电路特点：M=8计数器，无自启动能力。 D Q RD Q0 Q1 Q2 Q3 FF0 FF1 FF2 FF3 CP RD D Q RD D Q RD D Q RD DIR F （4）自启动问题 （3）主要用途：M=2?N计数器 第6章 时序逻辑电路 6.1 概述 6.1.1 时序逻辑电路的结构和特点 ——当时的输出由当时的输入与电路的原来状态决定 结构特点：由组合逻辑电路和存储电路构成 X0 X1 Xi-1 Y0 Y1 Yj-1 组合逻辑电路 存储电路 Y = F [X , Q]　　　输出方程 Z = G [X , Q] 驱动方程Q(tn+1) = H [Z, Q (tn) ] 状态方程 Q Z 数字逻辑 组合逻辑——由门电路构成，没有存储电路和反馈电路 时序逻辑——由组合逻辑电路和存储电路构成 程序逻辑——由控制电路(硬件)和程序数据(软件)构成 可编程逻辑——由用户定制构成各种类型的电路 同步时序逻辑电路——构成时序逻辑电路的触发器（全部连接在一起）统一受一个系统时钟控制。 异步时序逻辑电路——构成时序逻辑电路的触发器（不连接在一起）不统一受一个系统时钟控制。 时序逻辑电路 6.1.2 时序逻辑电路功能的描述方法（分析与设计工具） 时序逻辑电路的分析方法与步骤： ① 写方程式—时钟方程(即各触发器的CP信号表达式）、输出方程、驱动方程和状态方程（将驱动方程代入触发器的特性方程得到）。 ② 将输入变量和触发器初态的各种取值组合，代入状态方程和输出方程，计算得到状态转换表。 ③ 画状态转换图或时序图。 ④ 说明电路的逻辑功能。 1 1T Q Q 1 X Y CP 【例】分析下图电路 X Qn Qn+1 Y 0 0 0 1 1 0 1 1 1 0 0 0 0 0 1 1 （3）状态转换图(输入条件/输出结果) 0 1 0/0 0/0 1/1 1/0 X/Y （4）时序图 CP X Q （初态=0） Y Q （初态=1） Y 6.2 寄存器和移位寄存器 寄存器——用于存放数据的器件 分为两类：数据寄存器和移位寄存器 6.2.1 数据寄存器（具有接受、存放、传送数据功能） 1. 电路结构（N=4） D3D2D1D0：并行数据输入 Q3Q2Q1Q0：并行数据输出 Q D RD Q D RD Q D RD Q D RD D3 D2 D1 D0 Q3 Q2 Q1 Q0 FF3 FF2 FF1 FF0 CP RD 6.2.2 移位寄存器（移存器） 1. 电路结构（N=4右移） DIR：右移串行数据输入端 D Q RD Q3 Q2 Q1 Q0 FF3 FF2 FF1 FF0 CP RD D Q RD D Q RD D Q RD DIR CP DIR Q3 Q2 Q1 Q0 1 0 1 1 1 0 1 1 1 1 0 1 0 3.工作方式——（1）串入并出——串并转换（需要N个CP周期） （2）串入串出——延迟