微机原理及其应用第六章.ppt

第6章 存储器系统 内容提要：内存和外存的基本概念，半导体存储器的分类：随机存储器RAM，只读存储器ROM，存储器扩展及其与CPU的连接，半导体读/写存储器，高速缓冲存储器Cache，虚拟存储器。 学习要求：通过本章的学习，要求掌握存储器芯片的类型和各主要存储器芯片的工作原理；常握扩展存储器容量的技术，能够用给定的存储器芯片按要求设计主存，从而深刻理解存储器的构成原理；掌握cache和虚拟存储器的构成原理，能够分析cache和虚拟存储器的命中情况。通过对命中情况的分析，对cache和虚拟存储器的工作原理有深入的理解。本章的难点是存储器芯片的原理和工作时序，主存的容量扩展技术、cache和虚拟存储器的分析。 图6-28 用2114芯片组成4K RAM全译码结构图 返回本章目录 Cache 的发展史 Cache并不是生来就有的，其实在286时代，计算机还没有Cache，这是因为当时的CPU速度不快，内存的速度完全可以满足系统的需求。直至386时代，当CPU的速度不断进步，内存的速度却没有得到有效的提升，因此，内存便成为了系统传输的瓶颈，这样就算CPU频率再上升，效能也不会增加。那么问题怎么解决呢？Cache便由此诞生，早期的解决方案是在主板上加入32至64KB的Cache，Cache的速度比主存存储器快，作为CPU和内存的缓冲区域。这样使得系统性能迅速提高，人们也初次品尝到Cache的好处。 6.5 高速缓冲存储器Cache 目前计算机使用的内存主要为动态RAM，它具有价格低、容量大的特点，但由于是用电容存储信息，所以存取速度难以提高。因而CPU的速度提高很快，目前CPU速度比动态RAM快数倍至一个数量级以上，导致了两者的速度不匹配。而计算机从内存中取指令和取数据是最主要的操作，慢速的存储器限制了高速CPU的性能，严重影响了计算机的运行速度并限制了计算机性能的进一步发展和提高。 6.5.1 Cache-主存存储层次 在半导体存储器中，只有双极型静态RAM的存取速度与CPU速度处于同一数量级，但这种RAM价格较贵，功耗大，集成度低，达到与动态RAM相同的容量时体积较大。存储器不可能都采用静态RAM，因此就产生出一种分级处理办法，即在主存和CPU之间增加一个容量相对小的双极型静态RAM作为高速缓冲存储器（简称Cache），如图6-29 所示。 9 -30 管理这两级存储器的部件为Cache控制器，CPU主存之间的数据传输都必须经过Cache控制器，如图6-30所示。 图6-19 4×4位掩膜式ROM 掩模 ROM 的存储单元在生产完成之后，其所保存的信息就已经固定下来了，这给使用者带来了不便。为了解决这个矛盾，设计制造了一种可由用户通过简易设备写入信息的 ROM 器件，即可编程的 ROM ，又称为 PROM(Programmable ROM) 。 PROM允许用户利用专门的设备（编程器）写入自己的程序，但一旦写入后，其内容将无法改变。PROM通过在晶体管的发射极与列选通线之间用熔丝进行连接,从而实现可编程的数据存储。在未编程的情况下,各存储单元的内容都是1。用户可用写入设备通过较高电压将某些存储单元的熔丝烧断，从而在这些单元中写入0。这种写ROM的操作称为对ROM进行编程。由于熔丝烧断后不可恢复，固PROM只能被用户编程一次，以后就不能修改存储的数据。可编程只读存储器PROM从电路结构上有双极型和MOS型两种，而双极型PROM使用较普遍。双极型PROM双可分为两类：结构破坏型和熔丝型。熔丝型PROM使用较多，因为它读出速度快，一般在50～100μs范围内。由于它们的写入都是不可逆的，所以只能进行一次性写入。 6.3.2 可编程只读存储器PROM 结构破坏型在每个行、列线的交点处，制造一对彼此反向的二极管，它们因为彼此反向而不能导通，故全部内容均为“0”若某位需要写入“1”，则在相应的行、列之间加上较高电压，将反偏的一只二极管永久性击穿，只留下正向导通的一只二极管，故该位被写入“1”。 熔丝型的基本记忆单元电路是由三极管T连接-段镍-铬熔丝组成的。典型的PROM芯片出厂时，T与位线之间的熔丝都存在，表示全部内容均为“0”。当用户需要某一位写入“1”时，则设法将T管的电流加大为正常工作电流的五位以上，从而使镍-铬熔丝熔断，“1”被写入。由于熔丝熔断之后不能再恢复，显然是不可逆转的。 另外一种可编程的ROM允许存储的内容被擦除以写入新的数据，它采用可编程的存储单元，将已写入数据的存储器芯片放在紫外线下照射一定时间就可擦除其中的内容，这种芯片称为可擦PROM或EPROM（Erasable Programmable