数字电子电路基础教程 第九章 存储器和可编程逻辑器件.ppt

二极管ROM的结构图 (1)数据存储(2)存储函数、曲线关系表等 (3)用ROM实现组合逻辑函数 ROM 的分类 例：用FPLA实现下列多输出函数。 * 西安电子科技大学国家级精品课程数字电路与系统设计 * 第九章 存储器和可编程逻辑器件 本章主要内容 半导体存储器 随机存取存储器 存储器容量的扩展 可编程逻辑器件 现场可编程逻辑阵列(FPLA) 可编程阵列逻辑（PAL） 只读存储器 1. 只读存储器（ROM） ROM的存储结构 9.1 半导体存储器 存储容量=字X位 字=2n n-地址线数 地 址 输 入 线 数据输出线 (位) 存储器容量=32KX8 地址线数=15 地址 数据 A 1 A 0 D3 D2 D1 D0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 1 1 1 0 1 1 0 1 0 1 W0 W1 W2 W3 ROM的数据表 D3=W0+W2 D2=W1+W2+W3 D1=W1+W2 D0=W0+W1+W3 地址 数据 A 1 A 0 D3 D2 D1 D0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 1 1 1 0 1 1 0 1 0 1 W0 W1 W2 W3 D3 = A1A0 + A1A0 D2 = A1A0 + A1A0 + A1A0 D1 = A1A0 + A1A0 D0 = A1A0 + A1A0 + A1A0 只读存储器（ROM）阵列图 ROM的阵列框图 ROM的阵列框图 ROM的阵列图 只读存储器（ROM）阵列图 D3 = A1A0 + A1A0 D2 = A1A0 + A1A0 + A1A0 D1 = A1A0 + A1A0 D0 = A1A0 + A1A0 + A1A0 只读存储器（ROM）的应用 地址 数据 A 1 A 0 D3 D2 D1 D0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 1 1 1 0 1 1 0 1 0 1 W0 W1 W2 W3 D3(A1,A0)=∑(0,2) D2(A1,A0)=∑(1,2,3) D1(A1,A0)=∑(1,2) D0(A1,A0)=∑(0,1,3) 输入 输出 D3(A1,A0)=∑(0,2) D2(A1,A0)=∑(1,2,3) D1(A1,A0)=∑(1,2) D0(A1,A0)=∑(0,1,3) 用ROM实现组合逻辑函数 地址 数据 A 1 A 0 D3 D2 D1 D0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 1 1 1 0 1 1 0 1 0 1 W0 W1 W2 W3 输入 输出 例：用ROM实现二进制码转换为格雷码。 G3=∑m（8, 9, 10, 11, 12, 13, 14, 15） G2=∑m（4, 5, 6, 7, 8, 9, 10, 11） G1=∑m（2, 3, 4, 5,10, 11, 12, 13） G0=∑m（1, 2, 5, 6, 9, 10, 13, 14） 字 二进制码 格雷码 B 3 B 2 B 1 B 0 G 3 G 2 G 1 G 0 W 0 W 1 W 3 W 2 W 4 W 5 W 6 W 7 W 8 W 9 W 10 W 11 W 12 W 13 W 14 W 15 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 1 1 1 1 1 0 0 1 0 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 0 0 0 1 1 1 0 1 0 1 0 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 0 1 0 1 0 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 1 0 0 0 二进制码转换为格雷码的阵列图 逻辑符号图 G3=∑m（8, 9, 10, 11, 12, 13, 14, 15） G2=∑m（4, 5, 6, 7, 8, 9, 10, 11） G1=∑m（2, 3, 4, 5,10, 11, 12, 13） G0=∑m（1, 2, 5, 6, 9, 10, 13, 14） PROM (programmable read-only memory) —