毕业答辩基于WilkinsonADC的多通道模数变换ASIC的设计与....pptVIP

北方光源同步辐射像素探测器预研读出电子学研究进展 魏微 李怀申 李绍富 刘刚 陆卫国 樊磊 周扬帆 宁哲 江晓山 王铮 蓝克坚 卢云鹏 欧阳群 核探测与核电子学国家重点实验室 2013-10-14 主要内容 背景： 北方光源同步辐射像素探测器预研 相关设计和背景： 同类型硅像素读出芯片 参加ATLAS像素探测器升级国际合作 芯片设计和测试结果 V01版芯片回顾和总结 V02版读出芯片设计 V02版读出芯片测试结果 倒装焊工艺进展概要 * 北方光源同步辐射硅像素探测器预研 北方光源探测器预研项目之一 针对同步辐射应用，力争实现实用化的硅像素探测器系统 通过数年的前期研究，参加国际合作，在读出电子学方面已有一定基础，通过该项目的研究，掌握像素读出芯片设计和测试的关键核心技术 项目时间：2012~2015 * 前期调研——国外同类读出芯片设计——Pilatus 针对同步辐射应用 像素单元结构： 前放-甄别-计数-读出 读出芯片结构： 灵敏区：像素单元阵列排布 外围逻辑：控制和读出 像素尺寸：172μm×172μm * ATLAS像素读出芯片设计——FEI4 高能物理顶点探测 像素单元 50μm×250μm： 模拟部分： 前放-甄别 数字部分： 触发、编码 读出芯片结构： 灵敏区：像素单元阵列 外围区： 逻辑、编码 偏置、电源管理 控制、读出 * 硅像素探测器预研 设计基础： 前期已有相当的专用集成电路设计经验积累 国际合作相关经验为项目提供了参考 项目目标： 制备硅像素探测器Sensor的条件还不具备，主要是参加Sensor的合作设计和测试，积累相关经验 独立完成像素读出芯片和读出系统的设计，掌握芯片设计的核心技术 利用合作单位Bump Bonding成熟技术，完成系统封装，掌握先进封装的相关设计技术 完成像素成像系统的机械系统设计，在先进封装、像素冷却系统设计方面积累经验 芯片设计目标 * 像素单元尺寸 150μm×150μm 刷新率 100~1kHz 芯片规模 72列×104行 总通道数 7488 工作模式 数字积分（计数） 计数深度 20bit ENC 好于200e 能量探测范围 8keV~20keV 像素单元功耗 50μW/pixel 芯片总功耗 400mW 当前研究进度 2012. 5，项目研究开始 V01版芯片，包含完整像素单元 2012.7，提交流片（GF 0.13μm） 2012. 11，接收芯片并进行测试板设计 2013. 2，完成芯片测试 V02版芯片，包含（4×4）像素小阵列，可实现芯片全部功能 2012.8，提交流片（GF 0.13μm） 2013.2，接收芯片并进行测试板设计 2013.8，完成芯片模拟部分测试和初步数字测试 2013.9，测试读出系统设计完毕，完成芯片数字部分测试 V03、V04版芯片，包含（12×20）像素阵列 2013. 5、8，提交流片（GF0.13μm工程批） 2013.9，接收v03芯片裸片，即将开始测试 倒装焊工艺测试芯片的设计（1：1尺寸） 2012.10，提交流片（GF 0.35μm工程批） 2013. 9，进行芯片裸片测试，获得倒装焊前测试数据 2013. 10，进行倒装焊划片 * 单像素单元（模拟）v01版：113μm×61μm 单像素单元v02版：100μm×100μm 4×4像素阵列（v02） 4×4像素阵列（v02） 12×20像素阵列、实际布局（v03） 当前研究进度 V01版芯片设计和总结 * 包含（几种）完整的像素单元 模拟：前放+成形+甄别器 数字：计数链+配置移位链+帧逻辑 实现性能（仿真） 噪声性能：ENC=75e@Cd=200fF，在1pF以下的Cd下均可实现200e噪声指标 一致性指标：刻度后好于100e 功耗： 模拟部分静态工作电流18μA/Pixel（21μW/Pixel） 数字部分平均功耗20μW/Pixel @ 10MHz 芯片整体功耗将好于400mW/Chip V01版芯片部分实测结果和总结 * 甄别器输出 同步信号 前放输出 成形输出 像素单元（模拟）触发效率曲线S-curve 线性度（8keV~20keV→2ke~6ke input Charge）： 前放输出：0.2%，成形输出：2% 附注：成形输出线性度受到较大电容负载的影响 噪声： S-Curve实测ENC为92e（根据仿真结果以100mV输入信号等价1ke，实测中未定标） 实现了像素单元的基本功能 V02版芯片设计和整体读出结构 采用列串行读出的方式输出各单元计数结果，以帧刷新的方式更新数据 配置数据以复用移位链的方式移位至对应像素单元并实现帧刷新 V02版芯片实现了（四种）4×4小阵列 像素单元按照像素阵列布局 外围连接和整体布局按照最终版读出芯片设计，便于