物理第章 时序逻辑电路的分析与设计.pptVIP

第七章 时序逻辑电路的分析与设计 内容提要： 介绍时序逻辑电路的通用分析和设计方法。 7.1 概述 时序逻辑电路的定义 时序逻辑电路的结构形式 时序逻辑电路的分类 7.1.1 时序逻辑电路的定义 7.1.2 时序逻辑电路的结构 时序逻辑电路的一般结构如图所示。 7.1.3 时序逻辑电路的分类 按照电路的工作方式，时序逻辑电路可以分为同步时序逻辑电路和异步时序逻辑电路两大类。 7.1.3 时序逻辑电路的分类 按照电路输出对输入信号的依从关系，时序逻辑电路又可分为Mealy型时序电路和Moore型时序电路。 7.2 时序逻辑电路的分析 由触发器构成的同步时序逻辑电路的分析方法 状态表的两种不同格式及填写方法 由触发器构成的异步时序逻辑电路的分析方法 时序逻辑电路的分析举例 7.2.1 时序逻辑电路的分析步骤 1．由给定的逻辑电路图写出下列各逻辑方程式： （1）各触发器的时钟方程。 （2）各触发器的驱动方程。 （3）时序电路的输出方程。 状态图是一种反映时序状态转换规律及相应输入、输出取值关系的有向图。 7.2.2 同步时序逻辑电路的分析举例 例7-1 分析图所示的同步时序逻辑电路的功能。 7.2.3 异步时序逻辑电路的分析举例 1．写出时序电路的各逻辑方程式 3．列出该时序电路的状态表， 画出状态转换图和时序图 7.3 同步时序逻辑电路的设计 同步时序逻辑电路的设计步骤 建立原始状态图的具体过程 原始状态图的简化方法 同步时序逻辑电路的设计举例 7.3.1 同步时序逻辑电路的基本设计步骤 1．由给定的逻辑功能要求求出原始状态图 建立原始状态图的具体过程如下： 2．状态化简 对原始状态图进行化简，消除多余的状态，保留有效状态，从而使设计出来的电路得到简化。 7.3.2 同步时序逻辑电路设计举例 例7-5 试设计一个同步8421码的十进制加法计数器，采用JK触发器实现。 （2）由此状态图很容易得到相应的输出方程： ，以及次态卡诺图如图所示。 （3）由上述状态方程可得各触发器的驱动方程： （4）由上述驱动方程即可得到同步十进制加法计数器的逻辑电路图如图所示。 将无效状态1010～1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，因此该电路能够自启动。 主要内容： （1）确定时序电路模型 同步时序电路有Mealy型和Moore型两种模型，具体将电路设计成哪种模型，有的由设计要求规定，有的由设计人员选择。不同模型对应的电路结构不同。 （2）分析电路的输入条件和输出要求，确定输入变量、输出变量及该电路应包含的状态，并用字母S0、S1、… 表示这些状态。 （3）分别以上述状态为现态，确定在每一个可能的输入组合作用下应转移到哪个状态及相应的输出， 即可求出原始状态图。 3．状态编码、并画出编码后的状态图和状态表 4．选择触发器的类型及个数 触发器的个数n应满足n≥log2 M ，M为状态的数目。 5．求出电路的输出方程和各触发器的驱动方程。 6．画出电路的逻辑电路图， 并检查自启动能力。 Q3Q2Q1Q0 0001 0010 0011 0111 1000 /Z /0 /0 /0 /0 0000 0100 0101 0110 1001 /0 /0 /0 /0 /0 /1 解：（1）根据设计要求可知，该电路没有输入信号，有一个输出信号Z表示进位信号。可直接得到状态图  （a）总次态卡诺图 （b）Q3n+1 （c）Q2n+1 （d）Q1n+1 （e）Q0n+1 例7-3的次态状态图 * 主要内容： (7.1) (7.2) 式（7.1）是输出方程。 式（7.2）是存储电路的驱动方程或称激励方程。 式（7.3）是存储电路的状态方程。 (7.3) 主要内容： 2．将驱动方程代入相应触发器的特性方程，求得电路的状态方程（或次态方程）。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态转换图或时序图。 4．根据电路的状态转换图说明该时序逻辑电路的逻辑功能。 表7-1 Mealy型电路状态表格式 输入X 次态Qn+1/输出Z 现 态 Qn 表7-2 Moore型电路状态表格式 输入X 输出 Z