数字电路第6章-4任意进制计数器.pptVIP

第六章 时序逻辑电路 * * 章目录 三、任意进制计数器 1.用触发器和逻辑门构成的任意进制计数器 解：(1)求触发器级数 (2)列综合表 例1 试用JKFF和与非门设计按自然二进制码计数的M=5的同步加法计数器。 取 n=3 。 表6.5.9 例6.5.1的综合表 0 ? ? 1 1 ? 1 0 0 1 1 1 ? 0 0 ? 1 ? 0 1 0 0 1 1 0 ? ? 1 1 ? 1 1 0 1 0 1 ? 0 0 0 1 ? 0 0 0 0 0 1 1 ? 1 ? ? 1 0 0 1 1 1 0 ? 1 0 ? ? 0 1 1 0 0 1 0 1 ? ? 1 ? 0 0 1 0 1 0 0 ? 1 ? 0 ? 0 1 0 0 0 0 0 K1 J1 K2 J2 K3 J3 Q1 Q2 Q3 Q1 Q2 Q3 偏离状态 n n n n+1 n+1 n+1 (3)求各触发器的激励函数 (4)作逻辑图 J2 = Q 1 n K2 = ； Q 1 n Q 2 n J3 = K3 = 1 ； Q 1 n J1 = K1 = ； Q 3 n Q 3 n 图6.5.13 例6.5.1的逻辑图 清“0” 2.用MSI二、十进制计数器构成的任意进制计数器 N进制 (1)复0法 M进制 NM 指导思想：顺序计数的过程中跳过N-M个状态。 S0 S1 S2 SM-1 SM SN-1 例2 试用74161用复0法设计M=6的计数器。 解：74161为异步复0方式，起跳状态为S6， 即：(0110)2。电路图如下所示： 图6.5.14 (a)异步复0法 图6.5.15 图6.5.14(a)电路的工作波形图 CP Q0 Q1 Q2 Q3 CR 1 2 3 4 5 6 采用异步复0法时 ，触发器不能同时复0引起的现象。 0000 0001 0010 0011 0100 0101 0110 图6.5.16 能可靠复0的异步复位电路 (a) 电路 (b)波形图 图6.5.16 Q0 Q1 Q2 Q3 RD CR 1 2 3 4 5 6 0 0 0 0 0 0 1 1 CP 例3 试用74163用复0法设计M=6的计数器。 解：74163为同步复0方式，起跳状态为S5， 即：(0101)2。电路图如下所示： 图6.5.14 (c)同步复0法 (2)置数法（利用置数控制端，并行输入端） S预 S预+1 S预+(M-1) S预＋M ①置最小数法 SN-M SN-(M-1) SN-2 SN-1 SN-M SN-(M-1) SN-2 SN-1 SN-(M+1) 例6.5.2 试用74161用置最小数法实现M=12的计数器。 解：74161为同步置数方式，最小数为： =(0100)2。 N-M=16-12=4 工作状态转移表和电路接法分别如表6.5.11和图6.5.17所示。 表6.5.11 例6.5.2的状态转移表 1 1 1 1 0 1 1 1 1 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 状态转移路线 Q0 Q1 Q2 Q3 跳过状态 起跳状态 图6.5.17 例6.5.2的电路图 ②预置0法 电路图如图6.5.18所示。 SM S0 SM-1 S1 S2 例6.5.3 试用74161用预置0法设计M=6的计数器。 解：74161为同步置数方式，反馈状态为： SM-1，即：S5， 5=(0101)2， 图6.5.18 例6.5.3的电路图 ③置最大数法 SM-2 SN-1 SM-1 S0 S1 S2 电路及工作状态转移表分别如图6.5.19和表6.5.12所示。 例6.5.4 试用74161用置最大数法设计M=12的计数器。 解：74161为同步置数方式，反馈状态为： SM-2，即：S10， 10=(1010)2， 图6.5.19 例6.5.4的电路图 表6.5.12 例6.5.4的状态转移表 1 1 1 1 0 1 1 1 1 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 状态转移路线 Q0 Q1 Q2 Q3 起跳状态 跳 过 状 态 N进制 M进制 NM ①扩展方案：(以2个N进制计数器扩展为例） (3)计数器的扩展（级联） a.N