第18章 触发器.pptVIP

18.1 触发器的基本概念及逻辑功能18.1.1 触发器的基本概念 在复杂的数字电路中，不但要对二进制信号进行算术运算和逻辑运算，而且还经常要求将这些信号和运算的结果保存起来。这样，就要求数字电路中应包含有记忆功能的基本单元，触发器就是具有记忆一位二进制码功能的基本单元。 　触发器有两个基本特征：① 它有两个稳定状态，可以分别用于表示二进制码0和1；② 在输入信号的作用下，它的两个稳定的工作状态可以相互转换(被置1或0)，输入信号消失后，新的稳定状态能够保持下来。从这两个特征可说明触发器具有记忆功能。 18.1.2 触发器的逻辑功能 1. 基本RS触发器　　基本RS触发器又称为RS锁存器，它是一种形式最简单的触发器，其电路结构和逻辑符号如图18.1所示。　　从图18.1(a)可知基本RS触发器是用两个与非门组成的，且G1和G2两个与非门的性能和作用都相同，SD称为置位端，RD称为复位端。其逻辑功能分析如下：　　当SD=1，RD=0 时，Q=1， Q=0，触发器被置于1。此时SD=1，则SD=0，G1门输入为0(SD·Q=0)，使输出为Q=0， Q=1，触发器置1，Qn+1=1。 　　当SD=0，RD=1时，Q=0，Q=1，触发器被置于0。此时SD=0，则SD=1，RD=1，则RD=0，G2门的输入为0(RD·Q=0)，使输出Q=1，Q=0，触发器置0，Qn+1=0。　　当SD=RD=0，SD=RD=1时，电路处于保持功能，Qn=Qn+1=1。　　当SD=RD=1，SD=RD=0时，Q=Q=0或Q=Q=1，是一个不确定状态，此时无法确定触发器的状态。　　把触发器原来的状态(现态)用Qn表示，触发器变化后新状态(次态)用Qn+1表示，可将上述逻辑关系列成真值表18.1，称为触发器特性表(功能表)。 　　从表18.1可见，基本RS触发器有三个稳定的工作状态，即保持功能、置1功能和置0功能，还存在一个不确定状态。　　【例18.1】 图18.2所示为基本RS触发器电路和输入端SD、RD的信号波形，试求Q和Q端的输出波形，设t=0时刻Qn=0(初始状态)。　　解 根据表18.1触发器的状态，可画出Q和Q的波形(见图18.2)。　　由于RS触发器的输出受到输入信号电平的直接控制，因而其输出随输入信号的变化而变化。此时的输入信号易受到干扰，影响输出正确结果。另外，其同步性较差，与其它触发器配合使用时工作也无法协调，为此，需引入由时钟控制的触发器。 图 18.2 例18.1基本RS触发器及信号波形 　　2. 同步RS触发器　　在数字系统中，往往要求触发器最终的输出状态不仅由输入端所加的触发信号来决定，而且对触发信号的响应时间需要有另一个辅助控制信号来决定。即要求触发器在辅助信号没有到来之前，即使有触发信号，它对触发器也不起作用。这个起辅助作用的信号称为同步信号或时钟脉冲，也称为时钟信号， 简称时钟，用CP(Clock Pulse)表示。受时钟信号控制的触发器称为时钟控制触发器。图18.3所示为同步RS触发器的逻辑图和逻辑符号。 　　(1) 同步RS触发器的电路结构由两部分组成：与非门G1、G2组成基本RS触发器，与非门G3、G4组成输入控制电路。图中CP为时钟脉冲输入端，简称时钟控制端或CP端。　　(2) 逻辑功能：当CP=0时，G3、G4门被封锁，输出为1(SD=RD=1)，无论S、R的信号如何变化，触发器的状态都保持不变，即Qn+1=Qn。当CP=1时，G3、G4门开放，R、S端的输入信号经G3、G4反相后加到G1、G2组成的基本RS触发器，使Q和Q随输入信号(R、S)状态变化而变化。它的特性如表18.2所示。 　　从表18.2可看出，在R=S=1时，触发器的输出状态不定。为了避免出现这种情况，应使RS=0作为一项约束条件，使得触发器在CP=1时的输出状态受到输入信号的控制。　　【例18.2】 已知同步RS 触发器的输入信号波形如图18.4所示，试画出Q和Q端的电压波形。设触发器的初始状态为Qn=0。　　解 Q和Q端电压波形如图18.4所示。 图 18.4 例18.2信号波形 　　3. 同步D触发器 　　为避免同步RS触发器同时出现R和S 都为1的情况，可在R 和S 之间接入非门G5，如图18.5所示。这种单输入的触发器称为D触发器，又称为D锁存器。　　当CP=0时，G3、G4被封锁，输出都为1，触发器输出保持原状态不变，不受D端输入信号的控制；当CP=1时，G3、G4解除封锁，可接收D端输入的信号，当D=1时，D=0，触发器翻转到1状态，即Qn+1=1；当D=0时，D=1，触发器翻转到0状态，即Qn+1=0。由此可列出同步D触发器的特性表