周期以及频率的测量作业以及思考.pptVIP

任意10进制数换算—窍门 Windows 计算器！！ 只能算 整数！！ 任意10进制数换算—窍门 把小数部分放大成整数不就行了么！！ 到底咋整嗫！！，为什么呢？？？ 1.23456变成17bit小数精度的二进制 任意10进制数换算—窍门 总结： 整数部分利用计算器直接变换； 小数部分先放大2的指定位数次幂，再换成2进制码； 可以这样理解： 先左移17bit后，所有小数位都变成整数，在右移17bit，恢复原始大小； 总结+比较=提高,+综合=再提高 说：将周期测量、频率测量的基本思想、方法及实现过程总结清楚，并将Quartus II设计移植到Maxplus II中， 问你该怎么办？ 4）时基产生电路 ◆要求： 标准性： “门控信号”和“时标”作为计数器频率和时间测量的本地工作基准，应当具有高稳定度和高准确度。 多值性：为了适应计数器较宽的测量范围，要求“闸门时间”和“时标”可多档选择。 常用“闸门时间”（选通脉宽）有：1ms、10ms、100ms、1s、10s。 常用的“时标”（产生选通脉冲的参考时钟）有：10ns、100ns、1us、10us、100us、1ms。 利用FPGA测量频率 短时基“捕捉”瞬态频率变化； 长时基测量平均频率； 时基不一定是选通脉宽 定时器（计数周期固定的计数器）； 同步逻辑利用脉冲传递状态信息； 两个同步脉冲构成时基 巧妙利用Basic_Trig脉冲 Basic_trig的上升沿取样（锁存）计数结果； Basic_trig的高电平对计数器异步复位； Basic_trig为触发器输出，没有毛刺，上述操作不会出现误动作。 逻辑结构 仿真结果分析 仿真结果深度分析 阶段小结 测量频率中涉及到两个时钟： 1、产生“时基”的本地参考时钟fc； 2、被测信号的频率fx； 测量频率必须产生时基； 时基的长度可以折算成本地参考时钟下的计数器计数长度； 时基不一定是“长”选通电平，也可以是同步脉冲； 继续深入观察与思考 被测频率表达式； Bsic_trig还能干什么？ 加个乘法器试试 看看结果 谁动了我的小数点 定点数的运算规则 可以降低芯片功耗么？ 设法减少内部逻辑状态的翻转频率。 Basic_trig触发一个小状态机； 乘法器加装时钟使能信号； 变了模样 结果并没有变 新的问题又出现了！ 可以改善细微频率变化的“捕获”能力么？ 如何改善？ 可以做到工作参数可编程么？ 如何做到可编程？ 可以做到自动换量程么？ 如何实现上述功能？ 看看修改后的逻辑 用事实说话 定点数运算 二进制位权 二进制编码代表多大的数值 定点数运算 定点数就是小数点位置固定的数 位置固定：约定之后，不能随意变化； 数：通常是指二进制编码； 1010,1110,0010,1010 整数部分：12bit 小数部分：4bit 定点数运算 小数点位置不同，含义不同 1010,1110,0010,1010 表示：12bit整数：0-4095（000H-FFFH） 4bit小数：1/16—15/16 整数部分：12bit 小数部分：4bit 定点数运算 1010,1110,0010,1010 整数部分：4bit 小数部分：12bit 表示：4bit整数：0-15（0H-FH） 12bit小数：1/4096—4095/4096 定点数运算—移位 1010, 原数 10100，左移位一位：放大2倍 0101，右移位一位：缩小2倍 定点数运算—加法 两个二进制数相加，结果长度为：二者中整数部分最长的那个数再增加一位，小数部分保留最长的位数： 0,1010,1110,1100,1000,0010,1010 定点数运算—加法 可以这样理解：两个全“1”的数相加，最长不会超过最大值的2倍，因此只有在整数部分最大的数据左边在拓展一位，预算结果就不会溢出。 0,1010,1110,1100,1000,0010,1010 定点数运算—减法 码制变化后进行加法运算（参考教材）； 先比较大小，判断符号，再调用加法指令大减小； 人来确定运算属性，计算机不能确定运算属性； 原、反、补运算用到了再去学！！！ 定点数运算—乘法 两个定点数相乘，结果为：两个数的整数部分总长度的整数部分与两个数小数部分总长度的小数部分。 从左（最高位)到右16bit整数部分，16bit小数部分 定点数运算—乘法 可以这样理解：两个全“1”的数相乘，整数部分相当于将对方整数左移自己的长度；小数部分相当于将对方的小数部分右移自己的长度，因此，运算结果需要二者的长度总和的位数，才不会出现削去误差。 任意10进制数换算 目的：将任意给定的10进制数据，变换成指