版图演示文档.pptVIP

LVS演示 CIF、GDSII简介 CIF（Caltech Intermediate Form）的提出： 在集成电路版图CAD软件开发的初始阶段，不同CAD软件生成的版图数据格式互不相同，制版用的不同型号图形发生器设备对输入数据格式也有各自的要求，这些给集成电路的研制带来很大的不便。为此，美国加州理工学院于70年代末提出了表征集成电路版图数据的中间格式CIF。目前CIF已成为国际上公认的集成电路版图数据标准格式之一。不同的版图CAD工具都能将CIF作为其输入、输出文件的一种格式。不同的制版设备也都能接受CIF文件。 CIF文件是一种ASCII文件，是纯文本的中间文件，可直接显示、打印，主要用于版图的导入输出，不作为生产之用。 GDS II（Graphic Design System II）也是一种版图格式，不同之处在于它是二进制的，需要相应的工具才能看到。在成为工业标准之前，GDSII最初始于GE Calma公司。 版图是设计与制造之间的接口。 MOS电容＝介电常数×薄氧化层上金属电极的面积/薄氧化层厚度，在集成电路中，制作一个较大的电容需要几十个晶体管的面积 PN结电容是利用PN结反向时的势垒电容构成一个电容器 横向PNP晶体管为集成电路中使用最为广泛的PNP管，广泛应用于恒流源、有源负载电容中与NPN晶体管形成各类互补结构。 纵向PNP晶体管制造简单，但是使用时集电极必须接电路的最低电位。 Photoresist：光致抗蚀剂 FOX：场氧 绘图工具条：绘制几何图形（原始体），放置标尺和其他单元的例化体 版图概念 版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。 版图是IC设计的最终输出，是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。集成电路制造厂家根据这些数据来制造掩膜。 从平面工艺到立体结构，需多次掩膜版，故版图是分层次的，由多层图形叠加而成。 版图与所采用的制备工艺紧密相关。 Vdd Gnd out in 版图 P-substrate N-阱 N管 源漏区 N＋ P管 源漏区 P＋ P＋ N＋ N＋ N-阱 P＋ FOX Si3N4 剖面图 N＋ ploy metal1 contact N-well active poly contact metal1 P-implant N-implant 版图分层处理方法 版图的层 Vdd Gnd out in N-well active P+ implant N+ implant poly1 metal1 contact via metal2 加工过程中的非理想因素 制版光刻的分辨率问题 多层版的套准问题 表面不平整问题 流水中的扩散和刻蚀问题 梯度效应 解决办法 厂家提供的设计规则(topological design rule)，确保完成设计功能和一定的芯片成品率，除个别情况外，设计者必须遵循 设计者的设计准则(‘rule’ for performance)，用以提高电路的某些性能，如匹配，抗干扰，速度等 集成电路版图设计规则 集成电路版图设计规则 设计规则的作用 集成电路的设计工程师可能并不十分了解各集成电路生产加工企业生产线的工艺水平， 那么如何保证他所设计的集成电路的版图能够在生产线上加工出来并有一定的合格率呢？ 这就要靠设计规则。设计规则规定了掩膜版各层几何图形宽度、间隔、重叠及层与层之间的距离等的最小容许值。 设计规则是设计和生产之间的一个桥梁，是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。 因此不同的工艺，就有不同的设计规则。 设计规则描述 描述设计规则通常有两种方式： 微米设计规则和λ设计规则。 微米设计规则：以微米为单位直接描述版图的最小允许尺寸; λ设计规则：为了使同一个版图设计适用于不同水平的工艺生产线，在IC版图设计中采用?为单位表示版图设计中的尺寸，同时用?为单位表示设计规则，称之为?设计规则。以λ为基准，最小允许尺寸均表示为λ的整数倍。λ近似等于将图形移到硅表面上可能出现的最大偏差。如限制最小线宽为2λ，窄了线条就可能断开。 λ可以随着工艺的改进而线性缩小，这就使设计变得更加灵活。例如，要求套刻尺寸为1 ?、最小条宽为2 ?等等。 ?代表了加工该IC的生产线的工艺水平。例如，0.25微米工艺生产线表示其?＝0.25微米，3微米工艺生产线表示其?＝3微米。 集成电路版图设计规则 基本定义(Definition) Width Space Space Enclosure Extension Extension Overlap 1.请记住这些名