微电子工艺原理与技术隔离和金属化.pptVIP

* * 微电子工艺原理与技术 ( 09研究生 ） 李 金 华 火星表面 第十五章 器件隔离、接触和金属化 主要内容 1.器件隔离种类； 2.PN结隔离； 3.绝缘介质隔离； 4.沟槽隔离； 5.肖特基接触； 6.欧姆接触； 7.合金接触； 8.互联与多层布线； 9.平坦化和先进互连工艺。 器件在单元元件的制作时，为了消除穿通和寄生效应，必须互相隔离，称为元器件隔离(device isolation)。通过隔离，各个元器件制作在相互隔离着的区域内。在完成单元元件制作后，为了实现整体功能，必须用低电阻的金属线互连，而互连线与元件必须有良好的接触。这是本章讲述内容。集成电路的制造分为器件的隔离、器件的形成和布线这三个工序。 1.器件隔离的种类 器件的隔离主要有三种方法： PN结隔离、绝缘介质隔离和沟槽隔离 寄生效应 双极晶体管的寄生效应 解决办法：沟槽隔离 PN结隔离 P- N+ N+ N- P+ P+ P+ P+ 2. CMOS的寄生效应 解决办法： PN结隔离和氧化隔离 寄生效应 寄生效应 3. 体内寄生 解决办法：采用SOI材料 1. PN结隔离 利用PN结的反向特性隔离，通常纵向用外延层（双极电路）、P阱、N阱（MOS电路）隔离，横向用P+，或N+带或环隔离。 P+，或N+的形成可用扩散或离子注入。 对TTL电路，在10V偏压下，要求每个扩散区周围有4μm间距或器件间有8 μm 的间距。考虑到横向扩散，器件间距应当在12 μm 。器件密度同样影响PN结隔离的宽度。后面图中画出了隔离间距与器件密度的关系。 为了降低寄生器件导通，往往在器件重掺杂区之间用P+保护环作再隔离。保护环必须有大于2 μm 的深度，否则，寄生管的耗尽层会在保护环的下方扩展，造成器件间的短路。由于保护环要在热处理周期的早期完成，其最终宽度一般大于5 μm 。显然，它要影响器件密度。所以，PN结隔离只适用于低密度、低成本的器件。 外延层纵向隔离 P+环横向隔离 PN结隔离 MOS电路的 阱隔离 PN结隔离 TTL 电路的 环隔离 3. 绝缘介质隔离 绝缘介质隔离一般为氧化隔离，即在单元器件间（场区）用局部氧化（LOCOS）方法生长厚氧化层，提高寄生管的开启电压，使它事实上处于截止状态，达到隔离的目的。它是最典型的隔离方法。 典型的LOCOS工艺用LPCVD Si3N4做氧化掩蔽，因为Si3N4与Si应力不匹配，通常用厚度不少于Si3N4 厚度1/3的SiO2作过渡。场氧化前通常要做提高场开启电压的场注入参杂，场氧化层的厚度一般都在1 μm以上，它有平缓的台阶边缘，适合后续工艺的薄膜覆盖。但由于横向氧化，在其边缘会产生“鸟嘴”，造成器件的有效宽度减小，降低了器件的驱动电流。侧壁掩蔽隔离技术，用KOH前腐蚀或等离子刻蚀对Si的产生的111斜侧壁能有效遏制场氧化时“鸟嘴”的产生。 LOCOS 场区氧化隔离 隔离氧化膜 Field oxide 侧壁隔离氧化技术示意 4. 沟槽隔离 由于局部氧化时的“鸟嘴”现象(横向每边0.3μm的伸长），氧化介质隔离不能满足高密度( 107cm2)、小尺寸（ 0.18 μm)的器件生产要求，虽然也可用侧壁掩蔽隔离技术来减少“鸟嘴”现象，但最有效的办法是将氧化隔离改为沟槽隔离。 对于先进的LOCOS工艺，其最小隔离的距离的绝对值约为0.8 μm（从一个N+P到另一个N+P，的边缘），限制隔离距离不再是表面的或简单的穿通现象，而是称为漏感应势垒降低的穿通效应。 沟槽隔离分浅槽隔离、深槽隔离两种。浅槽隔离类似于介质隔离，但氧化层不再是LOCOS生长的热氧化层，而是采用沉积氧化层。深槽隔离一般要求刻蚀出2-5 μm的深槽，要求侧壁光滑、有圆弧型槽底，避免因应力引发氧化缺陷。 解决隔离的最好办法是采用SOI材料，器件制作在互相隔离的岛上。GaAs器件通常也生长在绝缘衬底上，隔离容易。 浅槽隔离 浅槽隔离 深槽隔离 5. 肖特基接触 为了将半导体器件与外部有效联系，必须在半导体片上淀积一层金属而形成紧密的接触，称为金属—半导体接触。金属－半导体接触，由于具体情况不同，可以有不同的伏－安特性。通常，接触可分为欧姆接触和整流接触（肖特基接触）。当半导体掺杂浓度较低(如低于5 × 1017／厘米3)，这时表现出类似PN结的单向导电性，称为肖特基接触（SBD）。 肖特基接触势垒的高低由金属的功函数?m（从金属表面移走一个电子所需要的能量-eV单位），和半导体的费米能级与真空能级的电势差? s决定。理论上讲，当?m ? s 且半导体为N型,或?m? s且半导体为P型都可