数字逻辑学各章节内容复习小结.pptVIP

五、用中规模集成电路实现组合逻辑函数 1. 数据选择器： 为多输入单输出的组合逻辑电路，在输入数据都为 1 时，它的输出表达式为地址变量的全部最小项之和，适用于实现单输出组合逻辑函数。 2. 二进制译码器： 输出端提供了输入变量的全部最小项，而且每一个输出端对应一个最小项，因此，二进制译码器辅以门电路（与非门）后，适合用于实现单输出或多输出的组合逻辑函数。 六、只读存储器（ROM） 1. 功能： 用于存放固定不变的数据，存储内容不能随 意改写。工作时，只能根据地址码读出数据。 2. 特点： 工作可靠，断电后，数据不会丢失。 3. 分类： 固定 ROM（掩模 ROM）和可编程 ROM（PROM） — 包括 EPROM（电写入紫外线擦除）和 E2PROM（电写入电擦除）。PROM都要用专用的编程器对芯片进行编程。 七、竞争和冒险 当门电路的两个输入信号同时向相反方向变化时，输出端可能出现干扰脉冲。消除方法：加封锁脉冲、加选通脉冲、接滤波电容、修改逻辑设计等。 第四章 小 结 一、触发器和门电路一样，也是组成数字电路的基本逻辑单元。它有两个基本特性： 1. 有两个稳定的状态（0 状态和 1 状态）。 2. 在外信号作用下，两个稳定状态可相互转换；没有外信号作用时，保持原状态不变。 因此，触发器具有记忆功能，常用来保存二进制信息。 二、触发器的逻辑功能 指触发器输出的次态 Qn+1 与输出的现态 Qn 及输入 信号之间的逻辑关系。触发器逻辑功能的描述方法主要 有特性表、卡诺图、特性方程、状态转换图和波形图 （时序图）。 二、触发器的分类 1. 根据电路结构不同，触发器可分为 （1）基本触发器：输入信号电平直接控制。 特性方程 （2）同步触发器：时钟电平直接控制。 特性方程 同步 RS 触发器 CP = 1（或 0）时有效 同步 D 触发器 （约束条件） 二、触发器的分类 1. 根据电路结构不同，触发器可分为 （3）主从触发器：主从控制脉冲触发。 CP 下降沿（或上升沿）到来时有效 特性方程 主从 RS 触发器 主从 JK 触发器 （4）边沿触发器：时钟边沿控制。 CP上升沿（或下降沿）时刻有效 特性方程 边沿 D 触发器 边沿 JK 触发器 2. 根据逻辑功能不同，时钟触发器可分为 二、触发器的分类 （1）RS 触发器 （约束条件） （3）D 触发器 （4）T 触发器 （5）T’ 触发器 利用特性方程可实现不同功能触发器间逻辑功能的相互转换。 （2）JK 触发器 [练习] 在图中所示的 CC4013 边沿 D 触发器中，CP、D、SD、RD的波形见图，试画出 Q、Q 的波形。 [解] Q Q CP C1 1D D S SD R RD SD、RD — 异步置位（置1）、复位（置0）端。 CP — 上升沿触发。 CP D SD RD Q Q 第五章 小 结 一、时序逻辑电路的特点 数字 电路 逻辑 功能 组合逻辑电路 时序逻辑电路 （基本构成单元 →门电路） （基本构成单元 →触发器） 任何时刻电路的输出，不仅和该时刻的输入 信号有关，而且还取决于电路原来的状态。 1. 逻辑功能： 2. 电路组成： 与时间因素( CP )有关； 含有记忆性的元件( 触发器 )。 二、时序电路逻辑功能的表示方法 逻辑图、逻辑表达式、状态表、卡诺图、 状态转换图（简称状态图）和时序图 三、时序电路的基本分析方法 实质： 逻辑图 状态图 关键： 求出状态方程，列出状态表，根据状态表画 出状态图和时序图，由此可分析出时序逻辑 电路的功能。 四、时序电路的基本分设计方法 实质： 状态图 逻辑图 关键： 根据设计要求求出最简状态表（图），再通过卡诺图求出状态方程和驱动方程，由此画出逻辑图。 五、计数器 1. 按计数进制分： 二进制计数器、十进制计数器和任意进制计数器 2. 按计数增减分： 加法计数器、减法计数器和可逆（加/减）计数器 3. 按触发器翻转是否同步分： 同步计数器和异步计数器 记录输入脉冲 CP 个数的电路，是极具典型性和代表性的时序逻辑电路。 六、中规模集成计数器 功能完善、使用方便灵活，能很方便地构成 N 进制（任意）计数器。主要方法有两种： 1. 用同步置 0 端或置数端归零获得 N 进制计数器 根据 N - 1 对应的二进制代码写反馈归零函数。 2. 用异步置 0 端或置数端归零获得 N 进制计数器 根据 N 对应的二进制代码写反馈归零函数。 当需要扩大计数器的容量时，可将多片集成计数器进行级联。如 两片16 进制集成计数器 16 ╳ 16 进制计数器 两片10 进制集成计数器