数字逻辑学第四章触发器主从触发器.pptVIP

4.3 主从触发器 4.3.1 主从 RS 触发器 一、电路组成及符号 Q Q S C1 R CP R S R S C1 1 QM QM 主 从 国标符号 Q Q 1R 1S R S CP C1 下降沿有效 延迟 二、工作原理 1. 接收信号： CP = 1 主触发器接收输入信号 CP =1 期间有效 2. 输出信号： CP = 0 主触发器保持不变； 从触发器由CP下降沿到来之前的 确定。 波形图 Q Q S C1 R CP R S R S C1 1 QM QM 三、主要特点 1. 主从控制，时钟脉冲触发。 主触发器接受输入信号 从触发器按照主触发器 的内容更新状态。 从触发器输出端的变化只能发生在 CP 的下降沿。 2. R、S 之间有约束。 CP 下降沿到来时，若 违背约束条件：S = R = 1 ，则可能出现竞态现象。 CP ? Q Q S C1 R CP R S R S C1 1 QM QM 四、异步输入端的作用 G7 CP Q R Q G3 S G2 G4 G6 G8 1 G1 G5 R、S — 同步输入端 受时钟 CP 同步控制 SD RD — 异步输入端 不受时钟 CP 控制 1 0 1 1 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 1 直 接 置 位 端 直 接 复 位 端 异 步 置 位 端 异步 复 位 端 国标符号 SD S CP R RD – – Q Q SD1S 1RRD C1 曾用符号 – – SD RD S CP R Q Q S R SD RD Q Q 4.3.2 主从 JK 触发器 (解决 R、S 之间有约束的问题) 一、电路组成及工作原理 Q Q 1S C1 1R J CP K R S 1 1S C1 1R Q Q 1K 1J K J CP C1 国标符号 特性方程： 特性表： Q n+1 功能 J K 0 0 0 1 1 0 1 1 Q n 0 1 Q n 保持 置0 置1 翻转 二、集成电 JK 触发器 (7472) 1. 逻辑符号 Q Q 1K 1J SD J1 J2J3 CP K1 K2 K3RD C1 S R – – 异步复位、置位端 2. 特性表 保持 置0 置1 翻转 Q n 0 1 Qn 1 1 ? 0 0 1 1 ? 0 1 1 1 ? 1 0 1 1 ? 1 1 不允许 异步置1 异步置0 不用 1 0 0 0 ? ? ? 0 1 ? ? ? 1 0 ? ? ? Qn+1 SD RD CP J K 注 输出 输 入 三、 主要特点 1. 主从控制脉冲触发，完善方便； 2. 存在一次变化问题，抗干扰能力需提高。 Q Q 1S C1 1R J CP K R S 1 1S C1 1R 从 主 0 1 1 0 0 CP =1期间，只有 J 端能输入, G8 被封锁，不论 K 为何值， R = 0，这将可能引起错误。 例如： 0 1 0 1 0 1 0 1 1 0 0 0 1 1 1 ? ? 0 0 1 0 0 0 ? ? ? ? 0 0 1 0 0 1 ? ? 0 1 1 1 0 Q Q QM S R J K CP 输入变化了2 次 QM 只变化1 次 一般情况下，要求主从 JK 触发器在 CP = 1 期间输入信号的取值应保持不变。