晶体管-晶体管逻辑集成电路.pptVIP

1.TTL或非门 2.4.6 TTL 或非门、集电极开路门 （OC）和三态门 1 截止 全导通 若A、B两输入端中 有一个为高电平，则 T2A或T2B将饱和，导 致T3饱和，输出为低 电平，实现了或非的 功能。 为什么需要OC门？ 普通与非门输出不能 直接连在一起实现“线与”！ 2. 集电极开路门（OC门） 集电极悬空 无T3,T4 +5V F R2 R1 3k T2 R3 T1 T5 b1 c1 A B C ? ? ? ? T3 T4 2. 集电极开路门（OC门） 符号 ！ ！ 2. 集电极开路门（OC门） 应用时输出端要接一上拉负载电阻RL RL UCC +5V F R2 R1 3k T2 R3 T1 T5 b1 c1 A B C ? ? ? ? 特点：（1）OC门可以实现“线与”功能 UCC F1 F2 F3 F F=F1F2F3 RL 输出级 ? ? UCC RL T5 T5 T5 ? ? F F=F1F2F3? 任一导通 F=0 UCC RL F1 F2 F3 F ? ? 全部截止 F=1 F=F1F2F3? 所以：F=F1F2F3 UCC RL F1 F2 F3 F ? ? 特点：（2）可以直接驱动较大的电流负载 缺点：上拉电阻RP 的取值受限， 影响工作速度。 RP的选择： 3. 三态门 （TSL) VCC 使能控制端 电路的特点：输出电阻 较小的高、低电平状态 外，还具有高输出电阻 的第三态。 ? 0 ? CS 数据输入端 输出端L A B ?  1 0 0 1 0 1 1 1 0 1 1 1 0 X X 高阻 A B F 符号 功能表 高电平起作用 结论：电路的输出有高阻态、高电平 和低电平3种状态。 3. 三态门 （TSL) * TTL — 晶体管-晶体管逻辑集成电路 集成门电路 双极型 TTL (Transistor-Transistor Logic Integrated Circuit , TTL) ECL NMOS CMOS PMOS MOS型（Metal-Oxide- Semiconductor，MOS） MOS — 金属氧化物半导体场效应管集成电路 2.4 TTL门电路 2.4.1 TTL “与非”门电路 21.4 TTL门电路 2.4.2 三态输出“与非”门电路 *2.4.3 集电极开路“与非”门电路 TTL与非门的内部结构 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C T1:多发射极晶体管 N N P 2.4.1 TTL “与非”门电路 1. 任一输入为低电平（0.3V）时 “0” 1V 不足以让 T2、T5导通 三个PN结 导通需2.1V +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C T2、T5截止 uo uo=5-uR2-ube3-ube4?3.4V 高电平！ +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C “1” 全导通 电位被嵌 在2.1V 全反偏 ?1V 截止 2. 输入全为高电平（3.4V）时或输入全甩空 T2、T5饱和导通 uo =0.3V 输出低电平 输入甩空，相当于输入“1” 输入、输出的逻辑关系式： +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C 与非门表示符号 逻辑表示式 A B Y C Y= ABC Y= A A Y （非门，反相器） A B Y Y= AB 1. 电压传输特性 TTL与非门的特性和技术参数 测试电路 +5V ui u0 u0(V) ui(V) 1 2 3 UOH (3.4V) UOL (0.3V) 传输特性曲线 u0(V) ui(V) 1 2 3 UOH “1” UOL (0.3V) 阈值UT=1.4V 理想的传输特性 输出高电平 输出低电平 2. 输出高电平UOH、输出低电平UOL UOH?2.4V UOL ?0.4V 便认为合格。 典型值UOH=3.4V UOL ?0.3V 。 阈值电压UT uiUT时，认为ui是低电平。 uiUT时，认为ui是高电平。 UT=1.4V 3. 噪声容限电压UNL和UNH 低电平噪声容限电压： 高电平噪声容限电压： 输入、输出负载特性 ？ 前后级之间电流的联系 R1 T1 +5V 前级输出为 高电平时 前级 后级 反偏 前级流出 电流IOH（拉电