eetop.cn_深亚微米下芯片后端物理设计方法学研究.pdf

深亚微米下芯片 后端物理设计方法学研究 曾宏 (芯原微电子(上海)有限公司上海201204) 摘要：随着摩尔定律的发展，90／65nm工艺下的大规模芯片越来越多，后端物理设计变得更加复杂，遇到了 很多新问题，如高集成度、层次化设计、泄漏功耗，多角落一多模式、串扰噪声等，签收的标准也发生了变 化。因此必须改进物理设计方法学，适应新的情况，来取得流片成功。 关键词：90／65nm；后端设计；集成度；层次化设计；串扰噪声；多模式一多角落；泄漏功耗；动态电压降；签收 IC researchunderDSM physicaldesignmethodology ZENG Hong (Verisilicon 201204，China) Microelectronies(Shanghai)Co．，Ltd，Shanghai Abstract：NowIC hascometo90／65nm node．The flowbecomesmore design industry process physical complicated， with new as cell flow，leakage manyproblemsemerging,suchhiigh density，hierarchicaldesign be muhi-mode，emsstalknoise，ete．The criterionhave alot．Sothe flowmust tapeoutsignoff changed physicaldesign toensurethefirst-siliconSuccess． updated words：90／65nm；backend flow；crosstalk；multi-comermulti-mode； Key design；celldensity；hierarchicaldesign leakagepower；dynamicIR-Drop；signoff 1 单元集成度提高，门数增加 可以看出每代工艺节点线宽、线间距基本上以 0．7的比率下降，随之带来的标准单元库缩小得更加 严重，表2显示了9-TrackTSMC库标准单元大小 表l显示的是从180nm到45nm台积电 的变化。 (TSMC)工艺Metal2最小间距(pitch)的变化趋势。 由于水平和垂直方向都缩小了入倍(相邻2 2 表1各工艺节点MetaIPitch值 个工艺之间是I／O．7=1．43倍)，因此面积变化是 I jTj艺节点 180m130fin饿Jm6,5啪451311] 入木入=入2，即同样的芯片面积上可以放入2倍 l地J玻／JqhJ