cmos传输门和双向开关电路结构.ppt

2008@ZDMC CMOS (*) Digital Circuitry CMOS Gate 刘 鹏 浙江大学 信息与电子工程学系 liupeng@zju.edu.cn MOS管结构和符号 MOS: Metal-Oxide-Semiconductor Field-Effect Transistor VGS(th)称为MOS管的开启电压 VGS=0漏极和源极之间相当于两个PN结背向地串联，所以D-S间不导通. iD=0 CMOS 反相器 NMOS PMOS 柵极相连做输入端 漏极相连做输出端 衬底与漏源间的PN结始终处于反偏，NMOS管的衬底总是接到电路的最低电位，PMOS管的衬底总是接到电路的最高电位 VDD＞VGS(th)N+|VGS(th)P|， VGS(th)N--NMOS的开启电压 VGS(th)P--PMOS的开启电压 VGS(th)N=|VGS(th)P| 工作原理： 1、输入为低电平VIL = 0V时 VGS1＜VGS(th)N T1管截止； |VGS2| ＞ |VGS(th)P| 电路中电流近似为零（忽略T1的截止漏电流）,VDD主要降落在T1上，输出为高电平VOH≈VDD T2导通 2、输入为高电平VIH = VDD时，T1通T2止，VDD主要降在T2上，输出为低电平VOL≈0V。 实现逻辑“非”功能 电压传输特性 0.5VDD Vo VI VDD VGS(th)n ?VGS(th)p ? VDD 1/2VDD A B C D E F 电流传输特性 iD VI VGS(th)n ?VGS(th)p ? VDD 1/2VDD A B C D E F 电压传输特性和电流传输特性 T2 T1 VO VI VDD iD VSS T1截止、T2非饱和；所以 iD=0 T1饱和、T2非饱和； T1 、 T2均导通，所以产生 iD电流。 T1、T2均饱和导通； 此时非门为反向放大器，产生较大iD电流。 T1非饱和导通、 T2饱和导通。 T1非饱和、T2截止；所以 iD=0 CMOS反相器的输出特性 T2 VSS VIH=VDD VDD RL VOL （1）输出低电平 低电平导通电阻：ROL≤ 1k Ω 最大低电平输出电流IOL （以4069为例） 0.36mA（ VDD =5V ） 0.9mA （ VDD =10V） 2.4mA （ VDD =15V） 电阻负载能力差 T1 VOH VIL=0 VDD IOH RL （2）输出高电平 高电平导通电阻：ROH≤ 1k Ω 最大高电平输出电流IOH ： （以4069为例） -0.51mA（ VDD =5V） -1.3mA （ VDD =10V） -3.4mA （ VDD =15V） （3）扇出系数： N50 注意：CMOS门（ VDD =5V）可驱动一个TTL门 驱动能力强 因为，CMOS门的输入阻抗为∞，但考虑到分布参数，一般取50 CMOS反相器的输出特性 传输延时原因： vI vO O O t t 50% 50% tPHL tPLH 二、动态功耗 分布参数 负载电容 MOS管开关延时 f Pc CMOS反向器传输延时时间 二输入“与非”门电路结构如图 当A和B为高电平时: 1 两个串联的NMOS T1、T2 通 通 止 止 0 0 1 通 止 1 止 当A和B有一个或一个以上为低电平时: 电路输出高电平 输出低电平 ? 电路实现“与非”逻辑功能 与非门逻辑功能的CMOS门电路 两个并联的PMOS管T3、T4 每个输入端与一 个 NMOS管和一个PMOS管的栅极相连 通 1 T3 T1 T2 T4 A B Y VDD 二输入“或非”门电路结构如图 当A和B为低电平时: 1 两个串联的PMOS管T1、T3 两个并联的NMOS T1、T2 通 止 0 当A和B有一个或一个以上为高电平时: 电路输出低电平 输出高电平 ? 电路实现“或非”逻辑功能 0 通 止 1 0 止 通 0 或非门逻辑功能的CMOS门电路 外接上拉负载电阻 漏极开路门电路（OD门） 1.电路组成 2.逻辑符号 A B Y 必须外接负载电阻RL ，才能实现： 3.原理 A Y B VDD2 RL 1 VDD1 CD40107 4.应用 与OC门一样，可做“线与”、“电平变换”等作用。 漏极开路 CMOS传输门和双向开关 1.电路结构： 2.工作条件： VI /Vo VDD Vo/VI T1 T2 VSS VI VDD Vo RL CMOS传输门和双向开关原理 （1） 时 VI VDD Vo RL T1 T2 S2 S1 D2 D1 都截止 a. T1非饱和导通条件 （VDS VGS-VGS(th)N）： VI VD