VHDL语言试卷(2006年B卷).docVIP

湖南科技大学考试试题 VHDL语言（B）试题 信息与电气工程学院院系 040441—4 班级 学生人数 任课教师 宾心华 系主任 交题时间：2006 年 11 月 20 日 简答题（20分）： 概述Bottom up 与 Top down 设计方法，并比较二者差异。(6分) VHDL语言的客体有哪几种？它们分别对应的物理含义是什么？（7分） VHDL语言映射方式一般有哪两种？试用二输入与门的PORT与PORT MAP语句举例说明。（7分） 判断题（10*2分）： 数100在VHDL语言中既可以表示整数又可以表示实数。（ ） 在进程中任意交换语句的顺序，其执行结果不变。（ ） WAIT FOR 语句后面要求接敏感信号量。（ ） 在IF语句的条件表达式中只能使用关系运算操作及逻辑运算操作的组合表达式（ ） 在使用进程时，敏感信号量必须跟在PROCESS（）的括号中。（ ） WORK库是现行作业库。设计者所描述的VHDL语句不需要任何说明，将都存放在WORK库中。（ ） 在端口方向的描述中，BUFFER定义的信号不能供构造体再使用，而OUT定义的信号则可以再供构造体使用。 一条信号代入语句，不能用一个进程来描述。