EDA课设要求汽尾灯.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA课设要求汽尾灯

EDA课程设计报告书 课题名称 汽车尾灯控制电路设计 姓 名 杜少波 学 号 院、系、部 电气系 专 业 电气工程 指导教师 高迎霞 2010年 6 月18日 设计任务及要求: 汽车尾部左右两侧都有3指示灯,要求:汽车正常运行时指示灯全灭;右转弯时,右侧的3个指示灯按照右循环顺序依次亮;左转弯时左侧的3个指示灯按照左循环的顺序依次亮;临时刹车时所有指示灯同时闪烁。 指导教师签名: 2010年 月 日 二、指导教师评语: 指导教师签名: 2010年 月 日 三、成绩 指导教师签名: 2010年 月 日 汽车尾灯控制电路设计 一目的 二要求 三电路及连线 四说明 五 六、程序设计如下: 主控制模块顶层文件: library ieee; use ieee.std_logic_1164.all; entity kz is port(left,right:in std_logic; lft,rit,lr:out std_logic); end kz; architecture kz_arc of kz is begin process(left,right) variable a:std_logic_vector(1 downto 0); begin a:=leftright; case a is when00=lft=0;-----------------正常运行 rit=0; lr=0; when10=lft=1;-----------------左转运行 rit=0; lr=0; when01=rit=1;------------------右转运行 lft=0; lr=0; when others=rit=0;---------------刹车 lft=0; lr=1; end case; end process; end kz_arc; 左转控制模块: library ieee; use ieee.std_logic_1164.all; entity lfta is port(en,clk,lr:in std_logic; l2,l1,l0:out std_logic); end lfta; architecture lft_arc of lfta is begin process(clk,en,lr) variable tmp:std_logic_vector(2 downto 0); begin if lr=1 then tmp(0)=NOT CLK;--------------刹车闪烁 tmp(1)=NOT CLK; tmp(2)=NOT CLK; elsif en=0 then tmp:=000; elsif clkevent and clk=1 then------------左转依次闪烁 if tmp=000 then tmp:=001; else tmp:=tmp(1 downto 0)0; end if; end if; l2=tmp(2); l1=tmp(1); l0=tmp(0); end process; end lft_arc; 右转控制模块: library ieee; use ieee.std_logic_1164.all; entity rita is port(en,clk,lr:in std_logic; r2,r1,r0:out std_logic); end rita; architecture rit_arc of rita is begin

文档评论(0)

qwd513620855 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档