vhdl语言程序的结构.pptVIP

实体说明部分给出了器件的输入/输出引脚(PORT)的外部说明，相当于是画原理图时的一个元件符号。 结构体部分给出了该器件的内部功能信息，是对实体功能的具体描述。 实体 (Entity)是VHDL语言描述的对象。 实体说明的格式 ENTITY 实体名 IS [GENERIC(类属参数说明)；] [PORT (端口说明)；] END 实体名； 在实体说明中应给出实体命名，并描述实体的外部接口情况。 端口(PORT)对应于元件符号的外部引脚。 端口说明语句是对端口信号名、端口模式和数据类型的描述。 端口信号名是赋给每个外部引脚的名称，在实体中必须是唯一的，不能有重复现象。 端口模式用来说明信号的方向。 其中，BUFFER是INOUT的子集，它与INOUT的区别在于：INOUT是双向信号，既可以输入，也可以输出，而BUFFER也是实体的输出信号。 端口类型： 指的是端口信号的取值类型。 BIT 二进位类型，取值只能是0、1，由STANDARD程序包定义。 BIT_VECTOR 位向量类型，表示一组二进制数，常用来描述地址总线、数 据总线等端口。 STD_LOGIC 工业标准的逻辑类型，取值0、1、X、Z等，由STD_LOGIC_1164程序包定义。 STD_LOGIC_VECTOR 工业标准的逻辑向量类型，是STD_LOGIC的组合。 BOOLEAN 布尔类型，取值FALSE、TRUE。 INTEGER 整数类型，可用作循环的指针或常数，通常不用作I/O信号。 结构体是一个实体的组成部分，是对实体功能的具体描述。结构体主要是描述实体的硬件结构、元件之间的互连关系、实体所完成的逻辑功能以及数据的传输变换等方面的内容。 实操训练 采用文本输入方式进行BCD译码器的设计并下载验证，参见课本p136-----140。 5.4 四位BCD译码器 的设计 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY sevenBCD IS PORT(D : IN INTEGER RANGE 0 TO 9; S : OUT STD_LOGIC_VECTOR(0 DOWNTO 6) ); END sevenBCD ; ARCHITECTURE a OF sevenBCD IS BEGIN PROCESS(D) BEGIN CASE D IS WHEN 0 = S=0000001; --0 WHEN 1 = S=1001111; --1 WHEN 2 = S=0010010; --2 WHEN 3 = S=0000110; --3 WHEN 4 = S=1001100; --4 WHEN 5 = S=0100100; --5 WHEN 6 = S=0100000; --6 WHEN 7 = S=0001111; --7 WHEN 8 = S=0000000; --8 WHEN 9 = S=0000100; --9 WHEN OTHERS = S=1111111; END CASE; END PROCESS; END a; 作业 P167 T2 VHDL语言及应用（三） VHDL语言程序的结构 应知： 了解VHDL程序结构。 掌握实体和结构体基本概念以及定义方法。 应会： 进一步熟练使用 Maxplus II的运行环境。 初步了解EDA实验设备的结构、功能和使用方法。 本次课教学目标 硬件描述语言 HDL - Hardware Description Language 1、ABEL-HDL 2、AHDL 3、VHDL 4、Verilog HDL IEEE标准 硬件描述语言：用一种形式化方式描述电路和系统的语言。 C、ASM... 程序 CPU指令/数据代码： 010010 100010 1100 软件程序编译器 COMPILER 硬件描述语言与其他高级语言比较 VHDL/VERILOG. 程序 硬件描述语言 综合器 SYNTHESIZER 为ASIC设计提供的 电路网表文件 可编程逻辑器件的设计流程