嵌入式系统原理、设计与实现1.pptVIP

* 双端口RAM的工作方式 contents 中断方式 忙逻辑方式 信号量方式 * 1/3 中断方式（ 例IDT7007 ） (7FFEH) (7FFFH) 右端口写7FFEH时，左端口产生中断 左端口写7FFFH时，右端口产生中断 其它的存储单元作为共享的存储区 思考：L_cpu向R_cpu发送数据，如何实现？ * 2/3 忙逻辑方式 当RAM的两个端口同时访问同一位置时，忙逻辑就产生一个硬件指示。它允许两个端口中的一个访问得以进行，而向另一个访问指示RAM正“忙”。接着芯片上的忙（busy*）引脚就用来延迟访问，直到前一个访问完成。 对软件编程的影响？ * 3/3 信号量方式 信号量 semaphore 左处理器 右处理器 存储器 * 程序模版-左边的CPU left_CPU: write_semaphore(semephore0,0); /* 向信号量0写0以锁存共享资源 */ if (read_semaphore(semephore0)==0) { /* 得到共享资源的控制权 */ /* to do: 使用共享资源 */ write_semaphore(semephore0,1);/* 向信号量0写1释放信号量0 */ } else{ /* 未得到共享资源的控制权 */ /* to do: 继续读信号量0或者执行其他的操作 */ } * 如何选择随机存储器 （1）成本：如果系统的随机存储器的容量不是很大，一般采用SRAM，反之，选择DRAM存储器。 （2）对于嵌入式处理器而言，有的嵌入式处理器芯片本身集成了DRAM控制器，这时选择DRAM是一个比较好的方案。一般的，小规模的嵌入式系统不建议使用分离的DRAM控制器＋DRAM的方案，因为这种方案一方面增加系统的复杂性（电路板的面积、故障率等）；另一方面会增加系统的成本。 * 如何选择随机存储器 （3）如果确实需要DRAM，那么尽量使用带有DRAM控制器的嵌入式处理器，然后配合使用DRAM。 （4）对于特别高速度的应用，可使用SRAM。 （5）如果嵌入式系统对功耗很敏感，可使用SRAM，因为DARM需要时刻刷新，消耗能量；而SRAM在系统进入待机方式时，只需要微小的待机电流就可以维持数据不丢失。 注意：SRAM的平均功耗低，但是工作时功耗不一定低。 * 如何选择随机存储器 （6）复杂的嵌入式系统可以使用SRAM和DRAM混合设计的方案，不同要求的数据使用不同的随机存储器，满足整体系统的优化设计。 （7）目前，基于32位嵌入式处理器的嵌入式系统一般会使用DRAM。 （8）嵌入式系统的设计在使用SRAM和DRAM的成本上，需要细致核算，并与整个系统的硬件一起进行核算，最终作出选择。 （9）对于双端口RAM，目前价格比较高，通常应用于两个数据处理单元之间的高速数据共享。 * 6只读存储器 掩模ROM PROM EPROM EEPROM FLASH 应用 线性程序存储器(Nor flash) flash文件系统(NAND flash) 便携装置的存储器：PDA，数码相机等 * Nor flash vs nand flash Nor flash 片内执行 存储密度小 容量小 位成本高 擦写次数少（10万次） 接口（地址、数据、控制） NAND flash 程序转到RAM中执行 存储密度大 容量大 位成本低 擦写次数多（100万次） 地址，命令，数据使用相同的引脚，需要编程进行读写操作，分块读写 * Nor flash * Strata flash * Nand flash * Smart media卡 * 只读存储器的编程与设备 擦除器 编程器 编程器的输入文件 intel 16进制格式 motorola格式 二进制型 JEDEC：PLD使用 在线编程 JTAG编程器 monitor方式 现场软件编程-便于系统的维护 * 7混合存储器 NVRAM 特点： 速度快：相对于EEPROM 价格高 用途： 存储配置数据等，要求高速度的应用 * 8存储器的测试 存储器系统可能会存在下面的问题 （1）普通存储器的问题。 （2）电子线路的问题。 （3）无存储器的芯片。 （4）芯片的不正确安装。 测试策略 * 8.1存储器芯片的问题 内部的某些存储单元出现问题 flash擦写次数 整个芯片出现问题 随着半导体工艺的发展，这些问题日益减少 * 8.2电子线路的问题 * 8.3无存储器芯片 芯片未安装，或未良好地接触 检测方法 写入再读出（数据样本？） 写入不要立刻读出 * 8.4存储器的测试策略 数据总线测试 地址总线测试 存储器件测试 综合测试 * 8.4.1数据总线测试 目的：测试数据线正确 走1测试法（抽样 vs. 枚举） 0000