- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第二章ABEL-HDL语言介绍
第二章 ABEL-HDL语言介绍 ABEL设计软件 ABEL设计软件是一种高级编译型可编程逻辑设计软件,只需要输入符合语法规定的逻辑描述,就能设计各种不同类型的PLD器件。这种软件可以对用户的逻辑设计进行语法检查、逻辑化简、自动生成符合标准的JEDEC文件(“.JED”文件),还能将用户的设计要求与所选器件的功能相结合,分析检查用户的设计目的是否切实可行,目前已经成为国际通用的PLD辅助设计软件之一。 ABEL-HDL源文件格式 ABEL-HDL语言简介????1.什么是ABEL-HDL源文件???? ABEL-HDL硬件描述语言是一种层次结构的逻辑描述语言,是世界上可编程逻辑器件设计应用最广的语言之一。用ABEL-HDL语言设计的文件是ASCII格式的文本文件,叫做ABEL-HDL源文件。????2. ABEL-HDL设计的基本思想???? 不少EDA(电子设计自动化)软件工具支持ABEL-HDL设计、原理图设计、以及ABEL-HDL和原理图混合设计等多种设计方式。由于ABEL-HDL设计对初学者易于入门,本试验选用ABEL-HDL语言来进行教学。??? ?ABEL-HDL包括两部分:???? 一部分使用高级语言,用来描述逻辑设计;???? 另一部分是语言处理程序,用于将逻辑描述转化为其下载文件中含有编程及测试可编程逻辑器件所需的信息。???? ABEL-HDL源文件格式 ABEL-HDL有如下一些特点:????① 适用于各种型号的PLD器件的通用语法;????② 结构化的高级设计语言;????③ 灵活的逻辑描述形式——布尔关系式、真值表、状态图;????④ 仿真与测试向量;????⑤ 省时的宏定义及指示字。 ABEL-HDL的处理程序提供了如下强大功能:????① 语法检查;????② 检验所选器件能否实现设计要求;????③ 逻辑简化;????④ 设计模拟;????⑤ 自动生成文件。???? ABEL-HDL源文件格式 ?????? 一个ABEL-HDL设计的基本单位是模块。一个设计可能仅包括一个模块,也可能包括若干模块。如果包括若干模块,则按照层次结构把它们组织起来。顶层的模块只有一个,它描述设计的总体轮廓。其他低层的模块详细描述顶层模块中包含的各子功能块,层次数不受限制。一般地说,层次设计中,总是较低层的模块对较高层模块中的子功能块进行细化。层次设计不仅适用于ABEL-HDL设计,同时也适用于原理图设计、ABEL-HDL和原理图混合设计。一个设计的所有模块,可以包含在一个文件中,也可以包含在几个文件中。这些模块经过编译、优化、连接、模拟、器件适配等步骤,生成一个二进制代码的JEDEC格式的文件。最后将JEDEC文件下载到器件中,完成对器件的编程。 ABEL-HDL源文件格式 ??????可编程逻辑器件模块设计对模块划分的要求,同软件程序设计中对模块的要求原则上是一致的。划分模块的要求是:????◆ 每一个模块都应有一个确定的用途和功能。????◆ 把一个设计划分为多个模块应能清楚地表明这个设计的结构。????◆ 较低层的模块应能被尽可能多的高层模块使用。如有可能,这个设计中产生的模块应尽可能被其他设计使用;或者此设计应尽可能使用其他设计产生的模块。 ABEL-HDL源文件格式 ?????3.ABEL-HDL格式????前面简单介绍了若干基本概念。对一个模块来说,它应包括以下基本部分: ????◆ 头部 头部是一个模块的开始,它必须放在模块的最前面。头部由MODULE语句开始,它指出模块的名字,如MODULE counter语句。除此之外,头部还可能包括INTERFACE语句,它用于模块之间的接口。TITLE语句也属于头部,TITLE是关键字,后边跟一个字符串,对模块进行简明扼要的解释。由于编译时不处理该语句,所以书写时前面须加上单引号。TITLE语句是可选的。 ????◆ 说明部 说明部对本模块中使用的标识符(代表信号、常量等)进行说明。一个标识符必须首先予以说明,然后才能引用。未经事先说明的标识符不能引用。说明部紧跟在头部之后(省略关键字DECLARATIONS),或者用关键字DECLARATIONS明确指出一个说明部的开始。???? ABEL-HDL源文件格式 ????◆ 逻辑描述部 ?? 逻辑描述部是ISP设计中最重要的部分,其的作用是用逻辑等式、真值表、状态机、熔丝图等具体描述模块的逻辑功能。在counter模块中,关键字EQUATIONS指明逻辑描述的开始。 ????◆ 结束部 ?? 结束部用结构语句END关闭一个模块。它只包含一个END语句。注意,END语句和MODULE语句是成对出现的。 ????◆
文档评论(0)