第三章FPGA编程.pptVIP

下载本文档

2
0
约小于1千字
约 4页
2018-05-26 发布于河南
举报
版权申诉

第三章FPGA编程.ppt

1、本文档共4页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第三章FPGA编程

* 3.3.2 FPGA配置方式图2.6.1 10芯下载口 CPLD编程和FPGA配置可以使用专用的编程设备，也可以使用下载电缆。如Altera的ByteBlaster(MV)并行下载电缆，连接PC机的并行打印口和需要编程或配置的器件，并与MAX+pluslI配合可以对Altera公司的多种CPLD、FPGA进行配置或编程。ByteBlaster(MV)下载电缆与Altera器件的接口一般是10芯的接口，引脚对应关系如图2.6.1所示，10芯连接信号如表2.10所示。 1）被动串行（Passive Serial，PS）配置被动模式支持Altera大部分的FPGA，利用智能主机（如微处理器）将Altera下载电缆与配置器件连接。在配置时，数据通过DATA（对于FLEX 6000系列）或者DATA0（其它系列）引脚从存储器件（配置器件或Flash存储器）下载到FPGA芯片上。数据在DCLK的上升沿锁存到FPGA中，每个时钟传递一位数据。图3.3.2为被动串行配置图，通过十针插座与FPGA相连，对器件进行配置。 2）EPC2配置FPGA的电路原理图使用串行配置器件EPC2对FPGA进行配置，如图3.3.3所示。EPC2可以多次重复编程，且具有在系统（ISP）编程功能，编程接口为JTAG和Master Blaster。主动串行（Active Serial，AS）模式在主动配置时，FPGA器件是主设备，串行配置器件是从设备。配置数据通过DATA0引脚传到FPGA上，配置数据与时钟DCLK同步，一个周期传递一位。 * *