原创力文档- 1、本文档共4页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
全加器试验全加器试验
数字逻辑电路实验 全加器实验
一．实验目的
1．掌握全加器器的工作原理。
2 ．熟悉74LS283 的逻辑功能及使用方法。
二．实验仪器与器材
1．THD-1型数字电路实验箱
2 ．实验器材：74LS00 （4 ―2输入与非门）
74LS86 （4 ―2输入异或门）
74LS283 （四位并行全加器）
三．实验预习
1．复习全加器的工作原理。
2 ．预习报告可以用Multisim仿真。
数字逻辑电路实验 全加器实验
四．加法器简介
加法器是算术运算电路中的基本单元，是完成一位二进制相加的组合逻辑电
路。
1．半加器
只考虑两个加数本身，不考虑来自低位的进位，称为半加。如下所示为两个1位
二进制数半加运算的真值表、逻辑表达式、逻辑图及逻辑符号。
输入 输出 S = A B+ A B = A⊕B
被加数 加数 和 进位 C = AB
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
数字逻辑电路实验 全加器实验
2 ．全加器
能完成被加数、加数及低位的进位信号相加，称为全加器，其真值表、逻辑表达
式、逻辑图及逻辑符号，如下所示。
S = A B C + A B C + A B C + A B C
输入 输出 i i i i-1 i i i-1 i i i-1 i i i-1
被加数 加数 进位 和 进位 =⊕ ⊕
A B C
i i i-1
A B C S C
i i i－1 i i C A B =+A B C +A B C
i i
i i i i i-1 i i-1
0 0 0 0
=+ ⊕
A B (A B )C
i i i i i-1
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1
文档评论（0）