数电第三章课件.ppt

[例 3. 5. 2] 试用集成译码器设计一个全加器。 [解] Σ CO CI Si Ai Bi Ci-1 Ci (2) 函数的标准与非-与非式 选 3 线 – 8 线译码器 74LS138 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA 1 (3) 确认表达式 Ai Bi Ci-1 (4) 画连线图 Ci Si 3.6 只读存储器（ROM） 分类 掩模 ROM 可编程 ROM（PROM — Programmable ROM） 可擦除可编程 ROM（EPROM — Erasable PROM） 说明: 掩模 ROM PROM 生产过程中在掩模板控制下写入，内容固定， 不能更改 内容可由用户编好后写入，一经写入不能更改 紫外光擦除（约二十分钟） EPROM 存储数据可以更改，但改写麻烦，工作时只读 EEPROM 或 E2PROM 电擦除（几十毫秒） 3.6.1 ROM 的结构和工作原理 1. 基本结构 一、ROM 的结构示意图 地址输入 数据输出 — n 位地址 — b 位数据 A0 A1 An-1 D0 D1 Db-1 D0 D1 Db-1 A0 A1 An-1 2n×b ROM …… …… …… …… 最高位 最低位 2. 内部结构示意图 存储单元 数据输出 字 线 位线 地址译码器 ROM 存储容量 = 字线数 ? 位线数 = 2n ? b（位） 地 址 输 入 0单元 1单元 i 单元 2n-1单元 D0 D1 Db-1 A0 A1 An-1 W0 W1 Wi W2n-1 3. 逻辑结构示意图 (1) 中、大规模集成电路中逻辑图简化画法的约定 连上且为硬连接，不能通过编程改变 编程连接，可以通过编程将其断开 断开 A B D C A B D Y A B C Y ≥1 与门 或门 ? A Y=A Y=A A Z=A Y=A A Y A 1 A 1 Y A 1 Y Z 缓冲器 同相输出 反相输出 互补输出 (2) 逻辑结构示意图 m0 A0 A1 An-1 m1 mi m2n-1 译码器 Z0 (D0) … … 或门 Z1 (D1) … … 或门 Zb-1 (Db-1) … … 或门 … … 2n个与门构成 n 位 二进制译码器 , 输 出2n 个最小项。 . . . n 个 输 入 变 量 b 个输出函数 或门阵列 与门阵列 W0 (m0) W2 (m2) D ?0 =W0+W2 =m0+m2 二、ROM 的基本工作原理 1. 电路组成 二极管或门 二极管与门 W0 (m0) +VCC 1 A1 1 1 A0 1 Vcc EN D3 EN D2 EN D1 EN D0 D3 ? D2 ? D1 ? D0 ? W0 (m0) W1 (m1) W2 (m2) W3 (m3) 与 门 阵 列 (译码器) 或 门 阵 列 (编码器) 位 线 字线 输出 缓冲 2. 工作原理 输出信号的逻辑表达式 1 A1 1 1 A0 1 Vcc EN D3 EN D2 EN D1 EN D0 D3 ? D2 ? D1 ? D0 ? W0 (m0) W1 (m1) W2 (m2) W3 (m3) 与 门 阵 列 (译码器) 或 门 阵 列 (编码器) 位 线 输出 缓冲 字线 字线： 位线： 输出信号的真值表 0 0 0 1 1 0 1 1 0 1 0 1 A1 A0 D3 D2 D1 D0 1 0 1 0 0 1 1 1 1 1 1 0 3. 功能说明 (1) 存储器 (2) 函数发生器 地址 存储数据 输入变量 输出函数 (3) 译码编码 字线 编码 0 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0 A1 A0 0 0 0 1 1 0 1 1 输入变量 输出函数 3.6.2 ROM 应用举例及容量扩展 一、ROM 应用举例 用 ROM 实现以下逻辑函数 [例 3.6.2] Y1= ? m (2,3,4,5,8,9,14,15） Y2= ? m (6,7,10,11,14,15） Y3= ? m (0,3,6,9,12,15） Y4= ? m (7,11,13,14,15） A 1 B 1 C 1 D 1 m0 m1 m2 m3 m4 m5 m6 m7 m8 m9 m10 m11 m12 m13 m14 m15 Y2 Y3 Y4 Y1 译码器 编码器 二、ROM 容量扩展 1. 存储容量 存储器存储数据的能力，为存储器含存储单元 的总位数。 存储