Spartan3e DCM IP使用图文教程30.pdfVIP

Spartan3e DCM IP 使用图文教程 1. 打开ISE 2. 新建工程 3. 新建IP core generator （图1）在左侧design 视框中单击右键new source,选择IP(CORE Generator Architecture Wizard)，左侧输入filename 及location 图1 4. 在search ip catalog 中输入dcm （digital clock manager 这厮就是一锁相环），在图2 路径 中选择single DCM_SP，选择好之后，点击next 进入下个对话框中点finish 。 图2 5. 选择HDL 语言类型，综合工具，路径，器件封装包（如新建工程器件配置正确默认即可） 图3 6. 进入clocking wizard 进行配置（这个是重点）图4 图4 a. 图中有三路输入信号，CLKIN,CLKFB 默认必须有（这两个不用管），RST 为复位信号（可 选，本例中勾选） b. Input clock frequency 可选为两个输入单位。如图，频率和周期由用户自己配制，本 例中输入频率为50Mhz 。 c. Phase Shift 相移可以自行配置为none\fixed\variable ，本例中选择none. d. Clkin source 信号源本例中设置为外部信号，单管输入。（Differential 是差分的意思） e. Feedback source 反馈信号默认为内部信号,feedback value 默认。 f. 输出端口可自行配置。 g. 配置完毕点击next 注解：整体端口说明 CLKIN:输入时钟 CLKFB:反馈时钟，主要是用于补偿延时‘输出；分内部反馈和外部反馈 RST:复位信号 PSEN:phase shift enabled，移相使能 PSINCDEC:移相增减 PSCLK:移相时钟 CLK0~CLK270:分别为对输入移相0~270°输出 CLKDV:分频输出，分配系数下面可以设置 CLK2X/180:2 倍频/反相输出 CLKFX/180:频率合成/反相输出，即分数 M/N 倍输入的时钟输出，M,N 设置在 NEXT 步骤里会有提到 STATUS:8 位输出总线，[2:0]有效，[7:3]悬空。 STATUS[0] indicates the overflow of the phase shift numerator and that the absolute delay range of the phase shift delay line is exceeded. STATUS[1] indicates the loss of the input clock, CLKIN, to the DCM. STATUS[2] indicates that CLKFX has stopped. PSDONE:移相结束标识 LOCEDK 有效时DCM 输出稳定。 7. 默认配置，点击next，图5 。 图5 8. 配置或计算输出时钟的频率，如图6 图6 中，有两种配置方式： a. 直接配置输出频率或者周期（本例中直接配置输出频率为75Mhz ） b. 使用乘除运算进行配置，该配置方式需要自己计算，其计算公式如下： 即先分频再倍频的思路。 配置完毕点击next 图6 9. 完成8 之后产生的对话框默认