2006年上计算机组成原理试卷.docVIP

华南农业大学期末考试试卷（A卷） 2006学年上学期 考试科目： 计算机组成原理_ 考试类型：（闭卷） 考试时间： 120__ 注：（1）所有答案请写在答题纸上，写在试卷上无效。 （2）第6大题只做一题，分专业选做。 （3）交卷只交答题纸。 一、填空题（共20分） 1．补= ① ; （1.1011）补+（0.0111）补= （ ② ）补 2．操作数在寄存器中，称为（ ③ ）寻址，操作数地址在寄存器中，称（ ④ ）寻址，操作数在指令中，称（ ⑤ ）寻址 3．CPU中保存当前正在执行指令的寄存器是（ ⑥ ），保存下一条要执行的指令的寄存器是（ ⑦ ），指令和数据从内存中取来后最先存放在（ ⑧ ）寄存器中，如果取来的是指令，则流向（ ⑨ ）寄存器，如果是数据则流向通用寄存器或ALU中。 4．为防止动态RAM中信息电荷泄漏，需要对其进行(_⑩__)，正是由于这个原因，通常静态RAM存取速度更快一些。 二、名词解释（12分） 1、超标量计算机： 2、RISC： 3、指令周期： 4、总线： 三、计算题(24分) 1、设阶码4位，尾数7位（均含符号位），按浮点数运算原理，求x - y=？ 其中x=2+011x0.100101, y=2+001x (-0. 111110) 2、设有一个16位地址和32位字长的存储器，问： 该存储器可存储多少个字节的信息？ 存储器由16Kx8位的SRAM芯片组成，需要多少片？ 需要多位地址作为芯片的选择？ 3、CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200,已知cache存取周期为50ns,主存为250ns,求cache/主存系统的效率和平均访问时间。 4、今有5级流水线，分别完成取指IF、译码ID、执行EX、取操作数MEM、以及写回WB五个过程，各步所需要的时间分别是100ns、60ns、80ns、100ns、100ns。现要在此流水线CPU上执行8条指令 流水线的操作周期应设计为多少？ 画出执行8条指令的流水处理时空图(不考虑数据相关) 求流水线的实际吞吐率 求流水线的加速比 四、简答题(15分) 1、冯诺依曼型计算机的主要设计思想是什么？它包括哪些组成部分？ 2、什么是上溢和下溢？如何在进行计算时判定是否溢出？ 3、程序中包括指令和要处理的数据，在执行时先必须调到内存中才能执行，CPU直接从内存中将指令或数据取来并加以执行的。CPU是如何知道取来的是执行还是数据？说明理由。 五、(9分)指出下面程序中是否有数据相关？如果有请指出是何种数据相关. （1）I1 ADD R1,R2; R1+R2→R1 I2 MOV R1,R3; R3→R1 （2）I1 MUL R1, R2; R1xR2→R1 I2 ADD R3,R2; R2+R3→R3 （3）I1 ADD R3,R4; R3+R4→R3 I2 MUL R4,R1; R4XR1→R4  六、(10分)分析题（信息学院学生做第1小题，软件学院学生做第2小题） 1、参下图的数据通路，画出数据指令“ADD R1, R2”(R1+ R2→R1)的指令周期流程图，写出指令执行过程（取指和执行）微操作信号序列。 2、指令格式结构如下图所示，试分析此类型指令 该指令采用何种寻址方式？ 此机器最多有多少个通用寄存器？ 此类型的指令最多有多少条？ 若指令可采用寄存器直接寻址，机器对内存的寻址空间是多大？ 15 10 9 8 7 4 3 0 OP 源寄存器 目标寄存器 七、（10分）阅读下面材料，并回答问题 为提高CPU的速度，现在的Pentium CPU一般采用16K以上的内部Cache，并采用两级以上流水线技术，有的甚至采用十多级的流水线技术，并在CPU内部设计了专门的浮点运算部件。 在组织显示刷新存储器时，为提高显示刷新存储器的速度，常用的技术措施有：（1）使用高速的DRAM芯片组成刷存;(2)刷存采用多体交叉存储器;（3）刷存至显示控制器的内部总线由32位提高到64位;(4)刷存采用双端口存储器结构。 回答下面问题： （1）请说明CPU内的Cache的作用是什么？ （2）Pentium CPU采用了多级流水线技术，起什么作用？ （3）浮点运算与整数运算有何不同？为何要用到专门的浮点运算部件？ （4）刷存采用多体交叉存储器，多体交叉存储器如何提高存取速度的？ （5）双端口存储器区别一般存储器的主要特点是什么？ 华南农业大学期末考试试卷（A卷）答题纸 2006学年上学期