----字符发生器.docVIP

目录 设计任务与要求…………………………………………………3 总体框图…………………………………………………………3 1、设计思路……………………………………………………………3 2、模块功能……………………………………………………………3 三、器件选择……………………………………………………………4 四、功能模块……………………………………………………………6 1、ADDRESS1………………………………………………………………6 2、分频器DIV……………………………………………………………8 3、ROM……………………………………………………………………9 4．16X16点阵的模块…………………………………………………17 五、总体设计图………………………………………………………19 1、工作情况……………………………………………………………20 2、模块间的连接关系…………………………………………………20 六、心得体会…………………………………………………………23 16x16字符发生器 一．设计任务与要求 1实验任务：设计一个共阴16x16点阵控制接口。在时钟信号的控制下，使点阵动态点亮。利用实验箱上的16x16点阵，设计字符发生器，可以循环显示预置字符：【祝二零一零上海世界博览会圆满成功】这十六个字。 2设计要求：（1）利用VHDL编写字符扫描驱动电路； （2）设计一个可以自动循环显示16个字符的电路； （3）编写预置字符的ROM程序生成模块接入电路。 二.总体框图 图1：总体框图 1．设计思路： 字符要用16x16点阵显示所以涉及到行列的显示，根据字符将16x16点阵中所需点亮的二极管的内容存储到ROM存储器中，同时列依次扫描，计数器对字符串进行循环显示。此电路由十六进制计数器、ROM存储器和address1地址存储器、分频器和16×16点阵显示板五部分组成。 在时钟脉冲的作用下，地址计数器开始计数，再通过ROM存储器相对应的地址单元中的代码输出，通过address1以驱动列选通线产生电路。地址计数器同时又为行选通线产生电路。地址存储器随着地址计数器计数值的变化，发光二极管显示屏逐行扫描，显示屏上显示出字符或图案。 2．各模块的作用： 此电路是由分频器，十六进制计数器，ROM存储器，address存储器组成。 分频器的作用是将实验箱中的50MHZ的信号分为25KHZ信号，提供给address与ROM存储器所需的时钟信号。 Address的作用是在时钟信号作用下将从ROM中读出的信号对应正确的位置写在16×16的点阵上。Reset是复位端，起复位作用。输出端qout[15..0]对应点阵上的L0—L15，ad[3..0]对应点阵上的列，随着ad[3..0]的增加，从左往右依次选中点阵的各列addr0则决定输出是在高位还是在低位依次对列扫描。 十六位进制计数器的输出与address的输出共同作用在ROM的输入由此决定qout[15..0]的输出，使得输出字符循环显示。此十六进制计数器是由74LS161实现。 ROM存储器是一个sinrom256X16的存储数据的具有读写功能的存储器，设计中存储着【祝二零一零上海世界博览会圆满成功】十六个字，在ad[7..0]输入相应地址时读取sinrom256X16中相应的数据然后后经q[15..0]输出。主要功能是存储数据。 三、选择器件 本设计包括的主要器件有： Altera? 的Cyclone??FPGAAltera? 的Cyclone??FPGA （74LS161为同步置位四位二进制计数器） 1 0 X X 预置数 1 1 1 1 计数 X 1 1 0 0 保持 X 1 1 X X 保持 (4)74LS161构成的十六进制计数器 图4:十六进制计数器 （5）74LS161构成的十六进制计数器的仿真波形： 图5: 十六进制计数器仿真波形 结果分析：由图可以看出当clk每来一个上升沿的时候，输出ad从0000到1111不断循环显示。说明十六进进制的设计是正确的。 四、功能模块 1．（1）address1模块 图6：address1模块 clk为时钟信号输入端；reset为复位端；din[15..0]为接受ROM数据的端口；ad[3..0]为片选信号；qout[15..0]为行驱动。 clk为扫描时钟信号，控制扫描速度的快慢，当reset复位端为高电平情况下，脉