第02章 8086体系结构hua.ppt

状态标志寄存器F PF（Parity）奇偶标志:运算结果的低8位中所含1的个数为偶数PF=1 举例：2345H+3219H=555EH(0101 0101 0101 1110) 控制标志DF（方向）：控制串操作指令用的控制标志，DF=0，增值；DF=1，减值 IF（中断允许）：控制可屏蔽中断的标志。IF =1，CPU可响应可屏蔽中断； TF（跟踪，又称为单步）：TF=1，则CPU按跟踪方式执行指令。 存储器的分段 8086存储器操作采用了典型的存储器分段技术，对存储器的寻址操作不是直接用20位的物理地址，而是采用段地址加段内偏移地址的二级寻址方式。 物理地址＝ 16位段基址×10H＋ 16位偏移地址 =（段基址左移4 位＋偏移地址） 什么是段基址和偏移地址？ 段基址（又称段地址）： 段首地址的高16位 偏移地址：相对于段首地址的偏移量。 最大寻址范围216=64KB（0000H~FFFFH） 存储器的逻辑分段 什么是物理地址和逻辑地址？ 表示一个存储单元的地址有两种形式： （1）物理地址(PA) ：就是实际地址，具有20位地址值，它是唯一标识1M字节存储空间的某一个字节的地址。寻址范围220=1MB（00000H~FFFFFH） （2）逻辑地址（EA) ：由段基址和偏移地址组成（均为16位）。举例：代码段逻辑地址可表成CS:IP 又如逻辑地址为2000H:2000H对应的物理地址22000H 物理地址与逻辑地址关系就是公式： 物理地址＝段基址×10H＋偏移地址 存储器逻辑段分布举例 地址运算 逻辑段分配 PC机中存储器分布情况 三、最小/最大模式下的8086时序图 （一）概 述 1．时钟周期（T状态） 计算机是一个复杂的时序逻辑电路，时序逻辑电路都有“时钟”信号。 计算机的“时钟”是由振荡源产生的、幅度和周期不变的节拍脉冲，每个脉冲周期称为时钟周期，又称为T状态。计算机是在时钟脉冲的统一控制下，一个节拍一个节拍地工作的。 2．总线周期 当CPU访问存储器或输入输出端口，需要通过总线进行读或写操作。与CPU内部操作相比，通过总线进行的操作需要较长的时间。我们把CPU通过总线进行某种操作的过程所需要的时间称为总线周期（Bus Cycle）。根据总线操作功能的不同，有多种不同的总线周期。如存储器读周期、存储器写周期、I/O读周期、I/O写周期等。 3、指令周期：是由1个或多个总线周期组合而成。或者说，指令周期可以被划分为若干个总线周期。8086中不同指令的指令周期是不等长的。 一个典型的总线周期序列 2. 最大模式下的写周期时序 * 总线保持请求与保持响应的时序 5.4 最大模式下的8086时序分析 * 总线控制器8288 * 最大模式下的读周期时序 * 最大模式下的写周期时序 * 最大模式下的总线请求/允许/释放时序 8086分段的好处 1、解决了16位地址寄存器对20位物理地址的寻址问题 2、实现了程序代码的浮动装配 8086复位后程序运行的起始地址 段寄存器使用约定 1) 00000～003FFH共1KB区域用来存放中断向量，这一区域称为中断向量表。 2) B0000H～B0F9FH约4K字节是单色显示器的显示缓冲区，存放单色显示器当前屏幕字符所对应的ASCII码和属性。 3) B8000H～BBF3FH约16K字节是彩色显示器的显示缓冲区，存放彩色显示器当前屏幕象点所对应的代码。 4) 从FFFF0H开始到存储器底部FFFFFH共16个单元，一般只用来存放一条无条件转移指令，转到系统的初始化程序。这是因为系统加电或者复位时，会自动转到FFFF0H执行。 二、8086存储器的分体结构 8086系统中，存储器是分体结构，1M字节的存储空间分成两个512K字节的存储体。 一个是偶数地址存储体，一个是奇数地址存储体，两个存储体采用字节交叉编址方式 *（一）、数据在内存的位置 字节、字、双字及其地址 （二）、8086CPU对字/字节的读操作 16位读 从偶地址读 （二）最小模式下的周期时序1.最小模式下的读周期时序 图 2.最小模式下的写周期时序 图 （三）最大模式下的周期时序1.最大模式下的读周期时序 图 图 当系统中CPU之外的总线主设备需要占用总线时，就向CPU发出一个有效的总线保持请求信号HOLD，这个HOLD信号可能与时钟信号不同步，当CPU在每个时钟周期的上升沿检测到该信号时，在当前总线周期的T4后或下一个总线周期的T1后，CPU发出一个有效的保持响应信号HLDA，并让出总线。 关于最大模式下的8088时序，我们只介绍对存储器和外设端口的读/写操作时序。 与最小模式下的读/写操作时序一样，最大模式下的基本总线周期也是由4个T状态组成的。当存储器或