EDA实验报告——比较电路设计与仿真.docVIP

实验四 比较电路的设计与仿真 一、实验目的 设计比较电路并仿真。 二、实验内容 用VHDL语言和利用LPM元件实现比较电路并仿真。 三、实验方法 1）实验方法： 采用基于FPGA进行数字逻辑电路设计的方法。 采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。 2）实验步骤： 一，VHDL实现 1、建立新工程。打开QuartusII软件平台，点击File中得New Peoject Wizar的建立一个工程，为此工程建议一个目录文件，并为此工程及文件命名，命名的名字须与实体名一致。 2、按照实验箱上FPGA的芯片名更改编程芯片的设置。操作是点击Assign/Device,选取芯片的类型，本次采用Altera EPF10K20TI144_4。 3，为此次工程选取合适的EDA 工具以及采用的合适VHDL语言。本次实验采用Design Compiler , ModelSim_Altrea,和Custom，分别采用EDIF形式，VHDL形式，和VHDL形式 4. 编写源代码。点击File中的New，选择弹出选项框内的Design File 下的VHDL File,创建一个vhd格式文件，并输入编写的源代码。源代码为： library IEEE; use IEEE.std_logic_1164.all; entity bijiao is port(a2,a1:in STD_LOGIC; b2,b1:in STD_LOGIC; f1,f2:buffer STD_LOGIC; f3:out STD_LOGIC); end bijiao; architecture bijiao_arch of bijiao is begin f1=(a2 and (not b2)) or (a1 and (not b1) and a2) or (a1 and (not b1) and (not b2)); f2=((not a2) and b2)or((not a2) and (not a1) and b1) or ((not a1) and b1 and b2); f3=not(f1 or f2); end bijiao_arch; 4、编译与调试。确定源代码文件为当前工程文件，在保存后，点击Processing下的Start Compilation进行文件全编译。编译结果有错误或警告，则将要调试修改直至文件编译成功。 5、时序仿真。选着在编译成功弹出的文件框Compilation Report_Flow Summary。于框内选择Analyzer Timing 文件下的summary，可看到时序仿真结果。 4、波形仿真及验证。在编译成功后，点击File中的New，选择弹出选项框内的Verification/Degugging Files下的Vertor Waveform File开始设计波形。于波形框鼠标反键，点击“insert the node”,于弹出框内点击Node Finder,按照程序所述插入节点（具体先把fitter改为Pin:all,之后点击list，再点击“”键即可）。任意设置输入波形…点击保存按钮保存，之后选择Processing下的Start Compilationr进行一次全编译，带编译成功后，点击 图样按键，进行波形仿真。 6、FPGA芯片编程及验证。点击Assignment中的pins进行节点设置，接着使用Processing下的Start Compilation编译一次。再点击TOOLS选择Programmer,之后在Hrardware中选择正确的合适的硬件，点击Start，进行下载。使用FPGA实验箱进行验证。 7,设计逻辑图时，在quartusii界面的左上角小窗口切换至Files界面小窗口，反击刚才生成的vhd文件，点击Create symbol files for current file，将会生成新的一个逻辑单元。 或者使用逻辑图设计反法: 8，在File下点击New中的Block Diagram选项，进入逻辑图设计界面，在界面窗口反击，选择symbol，进行逻辑单元的选择，之后并为起命名，最后进行逻辑单元的连线。并编译，仿真。 二，利用LPM元件实现。 1，新建工程所在文件夹名称为lpm_bijiao，工程名称和顶层实体名称均为lpm_bijiao，选择目标器件为EPF10K20TI144-4. 2，选择菜单Tools——Mega Wizard Plug-in Manager命令，弹出如下对话框： 3，如上图选择Next，弹出如下图所示宏功能选择对话框： 4，如上图在左侧选择Installed