《数字逻辑电路精品教学》w6.4计数器.pptVIP

. Cr LD D C B A CPU CPD QD QC QB QA 1 d d d d d d d 0 0 0 0 0 0 D C B A d d D C B A 0 1 d d d d 1 加计数 0 1 d d d d 1 减计数 例1 : 用74LS193利用反馈归零法构成十进制加法计数器 0000 0001 0010 0011 0100 1010 1001 1000 0111 0110 0101 例2 : 用74LS193利用预置数法构成模12减法计数器 . * * * 6.4 集 成 计 数 器 集成计数器具有功能较完善、通用性强、功耗低、工作速率高且可以自扩展等许多优点，因而得到广泛应用。 目前由TTL和CMOS电路构成的M