用硬件描述语言设计浮点乘法器（原码一位乘法） 课程设计.docVIP

计算机科学与工程学院 课程设计报告 题目全称： 用硬件描述语言设计浮点乘法器（原码一位乘法） 课程名称： 计算机组成原理 指导老师： 职称： 序号 学生姓名 学号 班号 成绩 1 2 3 4 5 6 7 8 9 10 （注：学生姓名填写按学生对该课程设计的贡献及工作量由高到底排列，分数按排名依次递减。序号排位为“1”的学生成绩最高，排位为“10”的学生成绩最低。） 指导老师评语： 指导签字： 摘 要 硬件乘法器其基础就是加法器结构，它已经是现代计算机中必不可少的一部分。模型就是基于“移位和相加”的算法 本论文第一章讲述了该课程设计的研究背景及意义及其理论依据实验基础课题的难点、重点、核心问题及方向 关键词：浮点乘法器、原码一位乘法、阶码、尾数 目录 第1章 课题背景 3 1.1 研究背景 3 1.1.1 国内外的研究现状 3 1.1.2理论依据和实验基础 4 1.2课题的难点、重点、核心问题及方向 4 1.3研究目的和意义 5 第2章 课题的需求分析 6 2.1 课题对应软硬件系统的性能 6 2.2 业务流程 6 2.3其他需求 7 第3章 课题的设计与实现 8 3.1课程设计的理论基础 8 3.2开发工具简介 8 3.2.1硬件部分 8 3.2.2软件部分 8 3.3课程设计的框架和流程图 8 3.4课程设计的实现 10 3.4.1创建工程 10 3.4.2设计输入 10 3.4.3约束（引脚绑定） 12 3.4.4综合 12 3.4.5实现 12 3.4.6 下载 14 3. 4.7 开始测试 14 3.5结论 16 第4章 结束语 17 第1章 课题背景 1.1 研究背景 1.1.1 国内外的研究现状 今日由于科技的突飞猛进，使得在一个小小的晶片上，能够容纳上百万的电晶体。然而市场的需求日新月异，所以在像以前那种用gate-level 的时代，已经完全不能使用，所以必须借助电脑及高阶的语言来模拟其行为模式。于是，在这时有了AHDL语言，没想到AHDL威力强大，从高阶的电脑行为模式到gate-level的方式都可以使用。再加上从模拟结束后在烧到FPGA上，这样的设计方式大大缩短了时间，怪不得现今的工业会以AHDL为一种开发的标准。 而在快速乘法的发展过程中，有两个人做出聊重要贡献，1951年，Booth提出有符号数相乘可以通过将乘数两位一乘，从而将部分积减少到N/2个，Booth的方法被MacSorley于1961年和1964年进行一步扩展，称为改进的Booth编码，另一个人是Wallae,他于1964年指出使用“华莱士树”的机制，可以将乘数的复杂度变成log(2/3) N。 遵守IEEE754标准的浮点乘法器与定点乘法器相比，不仅要进行阶码运算，而且其尾数部分的运算也有所不同，IEEE单精度浮点乘法的尾数部分运算，是将两个24位的无符号数二进制数相乘，得到一个24位的无符号数，中间需要进行舍入和规格化操作，相对而言，IEEE双精度浮点乘法的尾数部分的计算较为复杂，要将两个53位的无符号二进制数相乘，得到一个53位的乘积。在此过程中，如果使用最简单的移位加的策略将产生53个部分积，而改进Booth编码只需要很少的逻辑就可以将部分积的数量减少为27，每一个54位宽（53位加上Booth编码后有可能产生的一位扩展位），接下来的工作是对这些部分积进行相加，得到最后的结果。采用的方法可以分为阵列和树型结构，已有文献研究了两种结构的优劣，得出树型结构在延迟、面积以及布局布线等方面均要优于阵列结构的结论。 目前，浮点乘法器不仅应用在许多数学信号处理器中，而且广泛的应用于通用微处理器中。浮点乘法的操作主要包括单、双精度操作，它们将若干个部分积累加得到乘积。与IEEE754标准兼容的浮点乘法操作，还应包括对乘积的正确舍入，对阶码的必要调整，以及产生符合实际情况的例外位。另外，对于嵌入到现代处理器中的浮点乘法部件，大多数还要求具有流水结构、面积小且速度快。 1.1.2理论依据和实验基础 浮点数表示法是一种相似于科学记号的格式，主要分成两个部分，一个称为有效数（matissa’the significand and fraction part）;另一个称为指数（exponent’characteristic）。在此，我们利用二进制数表示法来表示负的有效数和指数，我们用N表示浮点数的值、F表示二进制位的的有效数，而E表示二进制位的指数。因为