(单片机原理及应用)第6章高性能单片机C8051F040.ppt

　　C8051F040单片机是完全集成的混合信号系统级芯片，具有与8051兼容的微控制器内核，与MCS-51指令集完全兼容。除了具有标准8052的数字外设部件之外，片内还集成了数据采集和控制系统中常用的模拟部件和其他数字外设及功能部件。MCU 中的外设或功能部件包括模拟多路选择器、可编程增益放大器、ADC、DAC、电压比较器、电压基准、温度传感器、SMBus/ I2C、CAN2.0、UART、SPI、可编程计数/定时器阵列(PCA)、定时器、数字I/O 端口、电源监视器、看门狗定时器(WDT)和时钟振荡器等。 　　C8051F040的特征如下：　　? ?25 MIPS 8051 CPU。 　　? ?4352字节RAM。 　　? 外部数据存储接口。 　　? 五个16位定时器，可编程计数器阵列(PCA)。 ?　　? ?12位ADC：100 kb/s；8位ADC：500 kb/s。 ?　　? ?12位DAC。 　　? ?JTAG非侵入式在系统调试。 　　? ?64 KB Flash。　　? ?CAN 2.0B，32目标信息。　　? 两个UART，SPI，SMBus/I2C。　　? ?64个I/O口。　　? ?60 V输入的PGA。　　? 有比较器、电压基准、温度传感器。　　? -40～+85℃；TQFP-100封装。　　C8051F040单片机的内部结构框图和引脚图如图6.1所示，各引脚的定义如表6.1所示。 6.1.1 CIP-51处理器特性　　C8051F040单片机采用流水线结构，机器周期由标准的12个系统时钟周期降为1个系统时钟周期，处理能力大大提高，峰值性能可达25MIPS。C8051F040单片机是真正能独立工作的片上系统(SOC)。MCU能有效地管理模拟和数字外设，可以关闭单个或全部外设以节省功耗。　　CIP-51内核70%的指令执行是在一个或两个系统时钟周期内完成的，只有四条指令的执行需四个以上时钟周期。CIP-51指令与MCS-51指令系统全兼容，共有111条指令。表6.2为指令数所对应的时钟周期数。 6.1.2 存储器组织结构　　1. 数据存储器 　　CIP-51具有标准8051的程序和数据地址配置。它包括256字节的RAM，其中高128字节只能用直接寻址访问的SFR地址空间方式访问；低128字节可用直接或间接寻址方式访问，前32个字节为四个通用工作寄存器区，接下来的16字节既可以按字节寻址也可以按位寻址。　　另外，C8051F040除了内部可扩展4 KB数据RAM外，片外还可扩展至64 KB数据RAM。 　　2. 程序存储器 　　C8051F040单片机程序存储器为64 KB的Flash存储器,该存储器可按512 B为一扇区编程，也可以在线编程,且不需在片外提供编程电压。该程序存储器未用到的扇区均可由用户按扇区作为非易失性数据存储器使用。　　存储器组织结构如图6.3所示。 6.1.3 中断系统　　标准的8051只有五个中断源。C8051F040单片机扩展了中断处理，这对于实时多任务系统的处理是很重要的。扩展的中断系统向CIP-51提供了20个中断源，允许大量的模拟和数字外设中断。一个中断处理需要较少的CPU干预，却有更高的执行效率。表6.3为中断一览表。 6.1.4 电源管理模式　　CIP-51有两种可软件编程的电源管理方式：空闲和停机。在空闲方式，CPU停止运行，而外设和时钟处于活动状态。在停机方式，CPU 停止运行，所有的中断和定时器(时钟丢失检测器除外)都处于非活动状态，系统时钟停止。由于在空闲方式下时钟仍然运行，因此功耗与进入空闲方式之前的系统时钟频率和处于活动状态的外设数目有关。停机方式消耗最少的功率。 　　虽然CIP-51具有空闲和停机方式(与任何标准8051 结构一样)，但最好禁止不需要的外设，以使整个MCU的功耗最小。每个模拟外设在不用时都可以被禁止，使其进入低功耗方式。如像定时器、串行总线这样的数字外设在不使用时消耗很少的功率。关闭Flash存储器可以减小功耗，这与进入空闲方式类似。关闭振荡器可以消耗更少的功率，但需要靠复位来重新启动MCU。 　　2. 停机方式　　将停机方式选择位(PCON.1)置1将使CIP-51进入停机方式，在执行完对该位置1的指令后，MCU立即进入停机方式。在停机方式，CPU和振荡器都被停止，实际上所有的数字外设都停止工作。在进入停机方式之前，必须关闭每个模拟外设。只有内部或外部复位能结束停机方式。复位时，CIP-51进行正常的复位过程并从地址0x0000开始执行程序。　　如果被使能，时钟丢失检测器将产生内部复位，从而结束停机方式。如果想要使CPU的休眠时间长于100 μs的M