数字电路期末复习-数电试卷4da.docVIP

一、选择题 题号 1 2 3 4 5 6 7 8 9 10 答案 D A B A B C D B C B 二、填空题 1. 41 2. 1； 3. ； 4. 相邻低位进位； 5. 11； 6. 0 1； 7. RS=0; 8. Moore 三、化简题 1. 2. 四、作图题 1.由两个与非门组成的基本RS触发器的输入波形如图所示，试画出输出端和的波形。设触发器初始状态为0. 2.设边沿JK触发器的初始状态为0，触发翻转发生在时钟脉冲的下降沿，已知输入J、K的波形图如下图，画出输出与的波形图。 五、分析电路 1.分析图示电路，要求写出表达式，列真值表并总结功能。 解：（1）写表达式 （2）列真值表 （3）功能 电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。 2．分析下图所示时序电路并简述功能。 解：（1）输出方程 驱动方程 （2）状态方程 （3）状态表 （4）状态图 （5）总结功能 可知，这是一个不具有自启动能力的6进制计数器。 集成四位二进制同步加法计数器74LS163具有同步清零、同步并行置数等功能，试分析如图所示电路为多少进制计数器，并画出状态转移图。 解：10进制计数器。 综合设计应用题 1. 用74LS138译码器设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。 解：（1）设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。 （2）写出表达式 (3) 令,译码器输出 ,此时,用74LS138和一个与非门即可实现。 (4) 画图 2.试用下降沿触发的边沿JK触发器设计一个同步时序电路，其要求实现的状态转移图如下所示。 解（1）画出次态卡诺图，求出状态方程。 (2) 把状态方程和JK触发器特性方程相比较，可得驱动方程 (3) 画出电路图 101 000 110 111 100 011 010 001 第 1 页 共 5 页