由Cadence开发的电路仿真器.PPT

* * * 通信：信号传输？ * * * * * * * * * * * * * Spectre-Verilog 演示 打开仿真配置文件 */104 Spectre 背景 Ultrasim Spectre-Verilog 演示 打开mix-signal选项 */104 Spectre 背景 Ultrasim Spectre-Verilog 演示 设置Partition选项 */104 Spectre 背景 Ultrasim Spectre-Verilog 演示 设置数模接口 */104 Spectre 背景 Ultrasim 低电平 高电平 Spectre-Verilog 演示 设置数模接口（续） */104 Spectre 背景 Ultrasim 下降时间 上升时间 Spectre-Verilog 演示 打开仿真器并设置 Spectre 背景 Ultrasim */104 Spectre-Verilog 演示 打开仿真器并设置（续1） */104 Spectre 背景 Ultrasim Spectre-Verilog 演示 打开仿真器并设置（续2） */104 Spectre 背景 Ultrasim 在进行数模仿真时scale的设置要和模拟仿真中的scale保持一致 Spectre-Verilog 演示 仿真结果 */104 Spectre 背景 Ultrasim 数字输出 输入 使能 模拟输出 Spectre-Verilog 演示 Spectre 背景 Ultrasim 演示 */104 FSK数模混合仿真演示 作业 数模混合仿真作业： 搭建模拟FSK调制器，输入信号为：250 KHz，0~3 V方波 数字分频器对模拟部分的输出信号进行2分频 最终输出结果为： 当输入为低电平时，输出频率为4M Hz 方波信号 当输入为高电平时，输出频率为2M Hz 方波信号 */104 Thanks for your time ! */104 EMAIL: hany@zju.edu.cn TEL: 0571 参考答案 FSK调制器电路图（含元器件参数，SMIC 40nm工艺） */104 参考答案（续1） 数字分频器verilog代码： module div2 (d_in,en,d_out); input d_in,en; output d_out; reg d_out; always@(posedge d_in) if(!en) d_out=0; else d_out=~d_out; endmodule */104 参考答案（续2） 输出波形 数字输出 使能 输入 模拟输出 */104 参考答案（续3） 输出频谱 */104 * * Spice是最普遍的电路级模拟程序 * * * Symbol表示一个电路的整体 * * * * * * * * * * * Spectre Ultrasim Spectre-Verilog 演示 背景 频谱分析（续3） */104 Spectre Ultrasim Spectre-Verilog 演示 背景 频谱分析（续4） */104 Ultrasim Spectre-Verilog 演示 Spectre 背景 Ultrasim仿真技术 */104 传统的SPICE仿真器（例如Spectre、PSPICE）有一些人所共知的局限性，例如仿真容量小（大约只能支持5万有源器件），对较大设计的仿真速度较慢。为了克服这些局限，Cadence推出了第三代SPICE仿真器，即所谓的Fast SPICE仿真器，即ultrasim仿真器，采用了电路划分、多速率仿真和压缩表模型等技术。 Ultrasim Spectre-Verilog 演示 Spectre 背景 软件启动 */104 输入source /opt/demo/cdsmmsim7_cal11.env 输入icfb Ultrasim Spectre-Verilog 演示 Spectre 背景 Ultrasim仿真环境设置 */104 Ultrasim已经集成在Cadence的仿真流程中，在搭建好电路图并且保存后，从Composer-schematic界面中的Tools-Analog Environment 项就可以打开ADE窗口。 Ultrasim Spectre-Verilog 演示 Spectre 背景 选择仿真器 */104 ADE窗口默认的仿真器为spectre，为了使用Ultrasim仿真器，点击Setup-Simulator/directory/host，弹出对话框如图所示。选择仿真使用的模型，在下图Simulat