87c196引脚.docVIP

第七页的那个表格里的 引脚说明（按字母顺序排序） PORT6 模拟输入到片上A/ D转换器。ACH0分享P0.0的± 7± 7和ACH8± 12共享引脚的输入引脚与P1.0的± 4。如果A/ D是不使用，端口引脚可以作为标准的输入端口。 PWM0, PWM1 (P6.6, P6.7) 可编程占空比，可编程频率脉冲宽度调制器引脚。占空比有256个步骤的决议，频率可以从122赫兹至31千赫（16 MHz的输入时钟）。占空比有256个步骤的决议，频率可以从122赫兹至31千赫（16 MHz的输入时钟）。引脚可配置为标准的PWM输出，如果不使用。 RD (P5.3) 读信号输出到外部存储器。RD是只有在低外部存储器的读取。可作为标准I/ O时没有路用。 READY (P5.6) 准备投入到外部存储器的周期延长。如果准备é0，内存控制器插入等到下一次CLKOUT的积极过渡态发生与Readyé1。可作为标准I/ O时没有准备好使用。 RESET 复位输入和开漏输出的芯片。持有至少低16倍的状态重置晶片。高投入正常运行。 RESET具有内部上拉电阻的欧姆。 T1CLK (P1.2) 定时器0的时钟输入。该引脚有两个其他的替代功能：ACH10和P1.2。 T1DIR (P1.3) 定时器0方向输入。该引脚有两个其他的替代功能：ACH11和P1.3。 VPP 编程电压应用于该引脚。这也是从掉电电路的返回时间引脚。这个连接1 mF及其电容到VSS引脚和一个1的MX电阻到VCC。如果掉电功能不使用时，连接到VCC引脚。 WG1±WG3/WG1±WG3后面两个顶上有横线 (P6.0±P6.5) 3相输出信号及其补充用于电机控制应用。该引脚也可以配置为标准输出引脚。 WR/WRL (P5.2){头上有横线可能表示非} 写和写低位输出到外部存储器。WR将每个外部低写。 WRL将只为低外部写入一个偶数字节。可作为标准I/ O时并不像西铁/ WRL使用。 XTAL1 变频器的输入和内部振荡器的时钟发生器。该引脚应使用时，使用外部时钟源。 XTAL2 逆变器输出的振荡器。 PMODE P0.4±7) 确定EPROM编程模式。 PACT 头上有个横线 (P2.5) 一个在自动编程模式低信号表明编程过程中。高信号指示编程完成。 PALE 非号 (P2.1) 在从一个编程模式和自动配置字节编程模式下降沿表明，端口3和4包含有效的编程地址/命令信息（输入从机）。 PROG 非号 (P2.2) 从编程模式的一个下降沿开始编程。一个上升沿完节目。 PVER (P2.0) 在从一个编程模??和自动配置字节编程模式高信号指示正确编程字节。 CPVER (P2.6) 累积程序验证。引脚为高，因为如果进入编程模式下，所有位置已正确编程。 AINC 非门 （P2.4) 自动递增。有源低投入启用了自动增量模式。自动增量将允许阅读或书写的顺序EPROM的位置不整个交易单元交易的每一个地址读或写。