VHDL实例设计第6讲.pdf

  1. 1、本文档共14页,其中可免费阅读5页,需付费180金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
1、同步4位二进制计数器 功能描述: 具有异步清零和同步置数功 能的4位二进制计数器。clk 为时钟信号输入端,s为置 数端,r为清零端,en为使 能端,d为4位二进制预置数 据端,q为4位二进制计数输 出端,co为进位信号输出端 。 1、同步4位二进制计数器 真值表: clk r s en 状态 X 1 X X

文档评论(0)

好文精选 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档