第3章：嵌入式IA架构.pptVIP

* * * * * * * * * * * ATOM嵌入式板 * Intel? SCH Silverthorne New “Grounds Up” Low Power Architecture Built on 45nm Process Low Power Chipset with Integrated Graphics 74 mm 143 mm 63 x 90mm * Menlow Platform power is 10x lower when compared against first 2006 UCP Platforms. ?In this instance power refers to CPU TDP Measurements. 其他EIA架构: 凌珑 威盛的凌珑(Nano)处理器 超标量乱序执行的微体系结构 支持完整 64 位指令集 宏融合 （Macro-Fusion） 微融合 （micro-fusion） 精密复杂的分支预测 性能 封装尺寸：威盛凌珑（VIA Nano?）BGA2 封装（21mm x 21mm） 65nm工艺 主频1.0-1.8G 闲置功耗：0.1-0.5w，最大的设计功耗（TDP）5-25 瓦 前端总线最大为 800 MHz 支持新的 SSE 指令 2个 64KB L1 1MB 独立 L2 高速缓存 具有 16 路信道连