集成电路制造工艺(MOS).ppt

在硅衬底上制作MOS晶体管 自对准工艺 在有源区上覆盖一层薄氧化层 淀积多晶硅，用多晶硅栅极版图刻蚀多晶硅 以多晶硅栅极图形为掩膜板，刻蚀氧化膜 离子注入 完整的简单MOS晶体管结构 有源区 深亚微米CMOS晶体管结构 栅电极材料与难溶金属硅化物自对准工艺 BiCMOS工艺分类 以CMOS工艺为基础的BiCMOS工艺 以双极工艺为基础的BiCMOS工艺。 以P阱CMOS工艺为基础的BiCMOS工艺 以N阱CMOS工艺为基础的BiCMOS工艺 8 8 8 8 8 8 8 8 8 3 9 9 9 9 9 9 9 9 9 4 10 10 10 10 10 10 10 10 10 5 11 11 11 11 11 11 11 11 11 6 12 12 12 12 12 12 12 12 12 7 13 13 13 13 13 13 13 13 13 8 14 14 14 14 14 14 14 14 14 硼掺杂（离子注入） 刻蚀（等离子体刻蚀） 去胶 P+ 去除氧化膜 P-well 3．P阱掺杂： 掩膜2： 光刻有源区 有源区：nMOS、PMOS 晶体管形成的区域 P+ N+ N+ P+ N-Si P-well P-well P-well 淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅 SiO2隔离岛 deposited nitride layer 有源区光刻板 N型p型MOS制作区域 (漏-栅-源) P-well 1. 淀积氮化硅： 氧化膜生长（湿法氧化） P-well 氮化膜生长 P-well 涂胶 P-well 对版曝光 有源区光刻板 2. 光刻有源区： P-well 显影 P-well 氮化硅刻蚀去胶 3. 场区氧化： P-well 场区氧化（湿法氧化） P-well 去除氮化硅薄膜及有源区SiO2 局部场氧化工艺 掩膜3： 光刻多晶硅 P-well 去除氮化硅薄膜及有源区SiO2 P-well P+ N+ N+ P+ N-Si P-well 栅极氧化膜 多晶硅栅极 生长栅极氧化膜 淀积多晶硅 光刻多晶硅 P-well 生长栅极氧化膜 P-well 淀积多晶硅 P-well 涂胶光刻 多晶硅光刻板 P-well 多晶硅刻蚀 掩膜4 ：P+区光刻 1、P+区光刻 2、离子注入B+，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。 3、去胶 P-well P+ N+ N+ P+ N-Si P-well P-well P+ P+ P-well P+ P-well P+ P+ 硼离子注入 去胶 掩膜5 ：N+区光刻 1、N+区光刻 2、离子注入P+，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。 3、去胶 P-well P+ N+ N+ P+ N-Si P-well P-well P+ P+ N+ N+ P-well N+ P-well P+ P+ 磷离子注入 去胶 P+ P+ N+ N+ 掩膜6 ：光刻接触孔 1、淀积PSG. 2、光刻接触孔 3、刻蚀接触孔 P-well P+ N+ N+ P+ N-Si P-well P-well P+ P+ N+ N+ 磷硅玻璃（PSG) 掩膜6 ：光刻接触孔 P-well P+ P+ N+ N+ 淀积PSG P-well P+ P+ N+ N+ 光刻接触孔 P-well P+ P+ N+ N+ 刻蚀接触孔 P-well P+ P+ N+ N+ 去胶 掩膜7 ：光刻铝线 1、淀积铝. 2、光刻铝 3、去胶 P-well P-well P+ P+ N+ N+ P-well P+ P+ N+ N+ 铝线 PSG 场氧 栅极氧化膜 P+区 P-well N-型硅极板 多晶硅 N+区 双阱标准CMOS工艺 P+ p-epi p well n well p+ n+ gate oxide Al (Cu) tungsten SiO2 SiO2 TiSi2 field oxide 增加器件密度 防止寄生晶体管效应（闩锁效应） p-epi P阱 n+ STI TiSi2 STI STI STI STI N阱 n- n+ n- p+ p- p+ p- 源/漏扩展区 浅槽隔离 侧墙 多晶硅硅化物 浅槽隔离工艺 功耗 驱动能力 CMOS 双极型 Bi-CMOS BiCMOS集成电路工艺 NPN晶体管电流增益小； 集电极的串联电阻很大; NPN管C极只能接固定电位，从而限制了NPN管的使用 NPN具有较薄的基区，提高了其性能； N阱使得NPN管C极与衬底隔开，可根据电路需要接电位 集电极串联电阻还是太大，影响双极器件