IIR滤波器的FPGA设计.pptVIP

????? IIR滤波器的高效率设计 * * Contents 研究背景 IIR滤波器的原理 Verilog HDL设计 QuartusⅡ 时序仿真 FPGA设计及验证 结论 * * 研究目的： 随着社会经济的飞速发展，科技的进步，人们对滤波器的了 解在不断的加深，对此的研究也在不断的进步当中。 研究意义： 数字滤波器在各种数字信号处理中发挥着十分重要的作用. 以硬件描述语言设计电路，烧至FPGA测试，是现代技术主流。 主要研究内容： - IIR滤波器的原理及结构。 - 基于Verilog HDL语言对IIR 滤波器设计。 - 使用FPGA进行仿真验证。 研究背景 * 实现数字滤波的核心器件，是通过一定的运算关系改变输入信号所含频率成分的相对比例或者滤除某些频率成分，达到提取和加强信号中的有用成分，削弱无用的干扰成分的目的的。 数字滤波器： 数字滤波器 数字滤波器的分类： 数字滤波器按照其冲激响应函数的时域特性，可分为无限长冲激响(infinite impulse response，IIR)滤波器和有限长冲激响应(finite impulse Response，FIR)滤波器。 * 在满足相同指标下，IIR数字滤波器因具有结构简单、占用存储空间少、运算速度快、较高的计算精度和能够用较低的阶数实现、较好的选频特性等特点，在不要求严格线性相位的情况下，IIR滤波器的应用相当广泛。 IIR滤波器： IIR滤波器： IIR(Infinite Impulse Response)，又名“无限脉冲响应数字滤波器”，或“递归滤波器”。 IIR滤波器 IIR滤波器的设计方法 IIR IIR滤波器又名递归滤波器，顾名思义，具有反馈，一般认为具有无限的脉冲响应。系统传递函数为： IIR滤波器的设计方法 a(0) a(1) a(2) a(M) b(N) z-1 b(2) z-1 b(1) z-1 z-1 z-1 z-1 x(n) x(n-1) x(n-2) x(n-M) ... ... y(n) y(n-1) y(n-2) y(n-N) IIR IIR滤波器的结构图 反馈环路 前馈环路 * 脉冲响应不变法：存在频谱混叠现象 双线性不变法： 会出现相位失真 高效率设计： - 引入ROM - 采用ROM查找表方法可以避免使用硬件乘法器 - 可以根据不同的要求在不同规模的FPGA上加以实现 IIR滤波器的设计方法 IIR滤波器的设计方法 模拟滤波器系统函数 进行拉普拉氏反变换 脉冲响应变换法 IIR滤波器的设计方法 数字积分器的系统函数即一般模拟滤波器基本单元 得到与其性能相近的数字滤波器： s与z之间的关系:双线性变换 给定H（s）,将上式带入即可： * IIR滤波器的Verilog HDL设计（1） 主程序： module IIR(W,En,Data_out ,clock ,reset); input [3:0] W; input En; output [17:0] Data_out; reg [15:0] Y; wire [59:0] rom_out1; wire [59:0] rom_out2; ? input clock,reset; ? reg [7:0] Samples_in[1:8]; reg [7:0] Samples_out[1:8]; wire [17:0] Data_feedforward; wire [17:0] Data_feedback; ? integer k; dec4to16 dec(W,En,Y); rom1 rom1(Y, rom_out1); rom2 rom2(Y, rom_out2); ? assign Data_feedforward= rom_out1[5:0]*Y[13:6] +rom_out1[11:6]*Samples_in[1]