微型计算机原理与汇编语言引脚及其功能.pptVIP

* 第3章 80x86微处理器 3.2.4 8086/8088引脚及其功能 8086可工作于两种模式下，即： 最小模式和最大模式。 最小模式不支持8087。存储器和I/O控制信号全部由CPU产生。 最大模式支持8087。 CPU的部分信号线被用作8087的控制，因此需要由8288总线控制器来产生这些控制信号。 图3.7 8086/8088CPU引脚 引脚定义的方法可大致分为： 每个引脚只传送一种信息（如RD）； 电平的高低代表不同的含义（如M/IO）； 在不同模式下有不同的名称和定义（如WR/LOCK）； 分时复用引脚（如AD15～AD0）； 引脚的输入、输出分别传送不同的信息（如RQ/GT0） 一．8086CPU 引脚 8086CPU引脚按功能可分为三大类：电源线和地线，地址/数据引脚以及控制引脚。 1．电源线和地线 电源线VCC（第40引脚）：输入，接入?10%单一+5V电源。 地线GND（引脚1和20）：输入，两条地线均应接地。 2. 地址/数据(状态)引脚 地址/数据分时复用引脚AD15?AD0（Address Data）：引脚39及引脚2?16，传送地址时单向输出，传送数据时双向输入或输出。 地址/状态分时复用引脚A19/S6?A16/S3（Address / Status）：引脚35?38，输出、三态总线。当CPU访问存储器时，输出A19?A16，与AD15?AD0一起构成访问存储器的20位物理地址；访问I/O端口时，不使用这4个引脚，A19?A16保持为0。 A19/S6?A16/S3作为状态线时： S6恒为0，表示8086CPU 当前与总线相连； S5表示中断允许标志位IF的当前值，IF=1时，S5为1，否则为0；S4?S3用来指示当前正在使用哪个段寄存器，如表3.3所示。 表3.3 S4与S3组合代表的正在使用的寄存器 S4 S3 当前正在使用的段寄存器 0 0 1 1 0 1 0 1 ES SS CS 或未使用任何段寄存器 DS 3. 控制引脚 (1) NMI(Non-Maskable Interrupt )：引脚17，非屏蔽中断请求信号，输入，上升沿触发。此请求不受IF状态的影响，只要此信号一出现，在当前指令执行结束后立即进行中断处理。 (2) INTR(Interrupt Request) ：引脚18，可屏蔽中断请求信号，输入，高电平有效。CPU在每个指令周期的最后一个时钟周期检测该信号是否有效，若此信号有效，表明有外设提出了中断请求，这时若IF=1，则当前指令执行完后立即响应中断；若IF=0，则中断被屏蔽，外设发出的中断请求将不被响应。程序员可通过指令STI或CLI将IF标志位置1或清零。 (3) CLK(Clock)：引脚19，系统时钟，输入。它通常与8284A时钟发生器的时钟输出端相连。该时钟信号有效高电平与时钟周期的比为1∶3。 (4) RESET：引脚21，复位信号，输入，高电平有效。复位信号使处理器马上结束现行操作，对处理器内部寄存器进行初始化。8086/8088要求复位脉冲宽度不得小于4个时钟周期。复位后，内部寄存器的状态如表3.4所示。系统正常运行时，RESET保持低电平。 表3.4 复位后内部寄存器的状态 内部寄存器 状 态 标志寄存器 IP CS DS SS ES 指令队列缓冲器 其余寄存器 0000H 0000H FFFFH 0000H 0000H 0000H 空 0000H (5) READY：引脚22，数据“准备好”信号线，输入。它实际上是所寻址的存储器或I/O端口发来的数据准备就绪信号，高电平有效。CPU在每个总线周期的T3状态对READY引脚采样，若为高电平，说明数据已准备好；若为低电平，说明数据还没有准备好，CPU在T3状态之后自动插入一个或几个等待状态TW，直到READY变为高电平，才能进入T4状态，完成数据传送过程，从而结束当前总线周期。 READY引脚的作用 总线周期 T2 T1 T3 T4 时钟周期 总线周期 T2 T1 T3 Twait T4 标准总线周期 增加了等待状态的总线周期 若在T3周期上升沿检测到READY=0，将插入等待周期，插入的个数取决于READY何时变为1。 采样 (6) ：引脚23，等待测试信号，输入。当CPU执行WAIT指令时，每隔5个时钟周期对 引脚进行一次测试。若为高电平，CPU就处于空转状态进行等待， 直到