毕业论文--进位加法器.docVIP

《进位加法器》毕业论文 摘 要20世纪是IC迅速发展的时代。计算机等信息产业的飞速发展推动了集成电路（Integrated Circuit—IC）产业。大多数超大规模集成电路（Very Large Scale IC—VLSI）在日常生活中有着广泛的应用。在这些广泛应用的运算中，加法器是组成这些运算的基本单元。在高性能微处理器和DSP处理器中，加法器的运算时间至关重要。加法器运算常常处于高性能处理器运算部件的关键路径中，特别是在算术逻辑单元中加法器的运算时间对处理器的速度起着决定性的作用。随着微处理器的运算速度越来越快，对快速加法器的需求也越来越高。 本文首先介绍了几种基本的加法器类型以及其工作原理，并重点分析了超前进位加法器的组成结构、结构参数以及其工作原理。同时还介绍了制约超前进位加法器速度的结构参数因素。然后设计研究了2位超前进位加法器，并重点分析了它的工作原理、系统结构，并通过tanner软件进行仿真实验，从而验证了电路的准确信。最后介绍了基于2mCMOS工艺MOSIS版图设计的规则，通过电路图绘制出它的版图，并对它的版图与电路图进行了一致性检测 关键词： CMOS加法器高速超前进位低功耗 摘 要 I 1. 绪论 1 1.1 加法器研究背景及意义 1 1.2 本论文的主要工作内容 2 2. 基本加法器 3 2.1 加法器 3 2.1.1 半加器 3 2.1.2 全加器 4 2.2 串行进位加法器 5 2.3 进位选择加法器 6 2.4 进位旁路加法器 6 2.5 进位保留加法器 7 2.6 超前进位加法器 8 本章小结 12 3. 超前进位加法器设计及仿真 13 3.1 超前进位加法器电路仿真实验环境 13 3.2 超前进位加法器电路仿真电路图及仿真结果 14 本章小结 23 4. 基于2umCMOS超前进位加法器版图设计 25 4.1 版图设计规则 26 4.2 CMOS的版图绘制 30 本章小结 38 结 论 40 致 谢 41 参考文献 42 1. 绪论 1.1加法器研究背景及意义 人类社会的发展已经进入了信息时代，各种信息技术构成了信息时代的基础。目前，与信息相关的计算机、微电子及通讯技术己经成为推动社会进步和国家发展的关键技术，而微电子技术又是信息技术的基础，因此集成电路产业己经成为整个电子信息产业的命脉。而集成电路作为现代信息产业和信息社会的基础，是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。 到目前为止我国已经成为世界电子信息产品的主要生产国，对集成电路需求的增长是非常惊人的，而我们国内在这方面的供应能力显示出明显不足。发展中国的集成电路，成了中国政府产业政策的主导方向。2000年6月，国务院下发了鼓励软件产业和集成电路产业发展的若干政策》引导、鼓励资金、技术和人才等资源投向集成电路产业。 加法器作为各类集成电路模块的核心部件，其重要性不可忽略。加法运算是最重要最基本的运算，所有的其他基本算术运算，如减法、乘法、除法运算等最终都能归结为加法运算[1]。在算术逻辑单元（ALU）完成的操作中，逻辑操作是按位进行，各位之间彼此无关，不存在进位问题，这使得逻辑运算速度很快，且是一个常数，不需进行过多的优化工作。但对于算术操作来说，因为存在进位问题，使得某一位计算结果的得出和所有低于它的位相关。因此，为了减少进位传输所耗的时间，提高计算速度，人们设计了多种类型的加法器，然而高速、低耗加法器的设计一直是研究的热点。 随着微电子技术的发展，处理器、计算机的字长成倍的增加，长加法器也就应运而生。长加法器优化设计的主要目标是高速、低耗、资源面积开销小，其关键是构思高速、高效的进位算法与结构。近三十年来，不断的涌现出一流的高速加法器:超前进位加法器、跳跃进位加法器、树形结构加法器、对数跳跃进位加法器、混合超前进位/选择进位加法器、顶层进位级联超前进位加法器等。这些高速、高效的进位方法一般都是在超前进位基础上的改进或者混合进位。因此，超前进位加法器（简称CLA）很自然地成为优化设计比较的基准。再加之CS工艺技术的进步，使之速度可以更进一步得到提高。 当今，加法器的设计面临两大课题，首先是如何降低功耗。随着便携式IC产品例如MP3播放器，手机和掌上电脑等的广泛使用，要求IC工程师对现有运算模块的性能作进一步改进，尤其是在电路的功耗和尺寸方面。由于现在相应的电池技术难以和微电子技术的发展速度匹敌，这使得IC设计师遇到了许多限制因素，比如高速，大吞吐量，小尺寸，低功耗等。因此，这使得研究低功耗高性能加法单元持续升温。另一方面就是如何提高加法器的运算速度。因为加法