数字电子技术实验（带器件）课程设计.ppt

（12）简易数字式频率计的设计与实验 1）设计一个单脉冲发生器，其脉冲宽度τ与手按按钮时间长短无关，与两次按钮时间间隔无关，仅与时钟脉冲频率f1有关，且有下列关系： τ= 2）设计一个四位十进制计数器，实现0000～9999计数。 3）将上述两电路按图2-56所示方框图组成一个简易数字式频率计。 τ 闸门 0-1按钮 闸门控制信号产生电路（τ） 计数器（104） 数码显示 清零信号 f1 f2 图2-56 简易数字式频率计电路方框图 图中：f1为基准信号，频率为1Hz； f2为待测信号频率； 0－1按钮为手动开关。 3．实验内容及要求 ①设计所选题目的实验电路，选择元器件，画出逻辑电路图。 ②安装、调试实验电路。 ③拟定所选题目的实验步骤、测试方法，记录测试结果并进行具体分析，说明在实验过程中出现的故障及排除的方法。 2.5.4 EDA实验 1．实验目的 掌握用EDA技术仿真及实现数字逻辑电路的设计方法。 2．实验题目 （1）用VHDL语言设计一个4位顺序脉冲发生器。其中，cp为时钟脉冲，rd为清零端，q0~q3为脉冲输出。当rd为高电平时，输出清零，当rd为低电平时，在cp脉冲的作用下，q3到q0顺序脉冲输出。四位顺序脉冲发生器的VHDL源程序如下： library ieee; use ieee.std_logic_1164.all; entity sxmc is port(cp,rd:in std_logic; q: out std_logic_vector(3 downto 0)); end sxmc; architecture rtl of sxmc is signal y,x:std_logic_vector(3 downto 0); begin process(cp,rd) begin if (cpevent and cp=1) then if (rd=1) then y=0000; x=0001; else y=x; x=x(2 downto 0)x(3); end if; end if; end process; q(0)=y(0); q(1)=y(1); q(2)=y(2); q(3)=y(3); end rtl; （2）用VHDL语言设计一个序列信号发生器，要求能够在时钟脉冲的作用下，产生序列。 （3）用VHDL语言设计一个能自启动的7进制计数器，要求用状态机方法设计。 （4）利用图形设计输入方法，建立、输入图2-57所示原理图文件。本电路为一交通灯控制电路，在CP脉冲作用下，输出信号按一定的周期顺序点亮。 图2-57 交通灯控制电路的原理图文件 2.6大规模可编程逻辑器件实验 2.6.1 验证性实验 1.实验目的 ①熟悉可编程逻辑器件的设计工具MAX+PLUS II 软件的使用。 ②掌握用硬件描述语言VHDL设计数字逻辑电路的方法。 ③了解大规模可编程逻辑器件的设计过程和设计方法。 2.实验电路及仪器设备 (1)实验电路 有关电路如图2-58、图2-59、图2-60所示 (2)实验仪器设备 ①计算机及MAX+PLUS II 软件 ②EDA实验系统 3.实验内容及步骤 (1)利用图形设计输入方法设计12进制计数器 ①启动MAX+PLUS II软件，在图形输入方式下，调入宏功能符号库mf中的4位二进制加法计数器74161 及有关的图元符号（prim库），组成12进制加法计数器，如图2-58所示。 图2-58 12进制加法计数器的原理图文件 ②保存文件（如命名为m12.gdf）并进行错误检查，无误后开始编译，即生成各种数据文件。 ③在文件菜单中选择Create Default Symbol项，即可创建一个默认的逻辑符号(m12.sym)，该符号可被高层设计调用。 ④在波形编辑器中，输入信号节点，设置波形参量，设定仿真时间，文件存盘后运行仿真器，开始仿真，得到仿真波形，如图2-59示。验证其设计的正确性。 ⑤根据EDA实验系统的设置及可编程逻辑器件的选择进行管脚锁定，重新编译后下载到可编程逻辑器件中，测试并验证芯片的逻辑功能。 图2-59 12进制计数器的仿真波形 （2）利用文本设计输入方法，用VHDL语言设计7段数码显示译码器 ①启动MAX+PLUS II软件，在文本输入方式下，输入下列7段数码显示译码器的VHDL源程序。其中，A表示输入的4位二进制数，LED7S表示输出的7段数码管g、f、e、d、c、b及a（共阴输出） 7段数码显示译码器的VHDL源程序： LIBRAR