电子技术基础 数字部分 华中科技大学：CMOS逻辑门电路.ppt

* 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 3 逻辑门电路 3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 *3.3 射极耦合逻辑门电路 *3.4 砷化镓逻辑门电路 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实际问题 * 3.7 用VerilogHDL描述逻辑门电路 3.1 MOS逻辑门 3.1.1 数字集成电路简介 3.1.2 逻辑门的一般特性 3.1.3 MOS开关及其等效电路 3.1.4 CMOS反相器 3.1.5 CMOS逻辑门电路 3.1.6 CMOS漏极开路门和三态输出门电路 3.1.7 CMOS传输门 3.1.8* CMOS逻辑门电路的技术参数 3.1.3 MOS开关及其等效电路 ：MOS管工作在可变电阻区，输出低电平 : MOS管截止， 输出高电平 当υI VT 当υI VT MOS管相当于一个由vGS控制的 无触点开关。 MOS管工作在可变电阻区， 相当于开关“闭合”， 输出为低电平。 MOS管截止， 相当于开关“断开” 输出为高电平。 当输入为低电平时： 当输入为高电平时： 3.1.4 CMOS 反相器 1.工作原理 A L 1 +VDD +10V D1 S1 vi vO TN TP D2 S2 0V +10V vi vGSN vGSP TN TP vO 0 V 0V -10V 截止 导通 10 V 10 V 10V 0V 导通 截止 0 V VTN = 2 V VTP = - 2 V 逻辑图 逻辑表达式 vi (A) 0 vO(L) 1 逻辑真值表 1 0 P沟道MOS管输出特性曲线坐标变换 输入高电平时的工作情况 输入低电平时的工作情况 作图分析： 2. 电压传输特性和电流传输特性 VTN 电压传输特性 3.CMOS反相器的工作速度 在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：10 ns。 带电容负载 A B TN1 TP1 TN2 TP2 L 0 0 0 1 1 0 1 1 截止 导通 截止 导通 导通 导通 导通 截止 截止 导通 截止 截止 截止 截止 导通 导通 1 1 1 0 与非门 1.CMOS 与非门 vA +VDD +10V T P1 T N1 T P2 T N2 A B L vB vL A B (a)电路结构 (b)工作原理 VTN = 2 V VTP = - 2 V 0V 10V N输入的与非门的电路? 输入端增加有什么问题? 3.1.5 CMOS 逻辑门 或非门 2.CMOS 或非门 +VDD +10V T P1 T N1 T N2 T P2 A B L A B TN1 TP1 TN2 TP2 L 0 0 0 1 1 0 1 1 截止 导通 截止 导通 导通 导通 导通 截止 截止 导通 截止 截止 截止 截止 导通 导通 1 0 0 0 A B ≥1 0V 10V VTN = 2 V VTP = - 2 V N输入的或非门的电路的结构? 输入端增加有什么问题? 3. 异或门电路 4.输入保护电路和缓冲电路 采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。 （1）输入端保护电路:(CP、 CN 分别表示TN 、TP的栅极等效电容） (1) 0 vI VDD + vDF (2) vI VDD + vDF 二极管导通电压：vDF (3) vI - vDF 当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。 D1、D2截止 D1导通, D2截止 vG = VDD + vDF D2导通, D1截止 vG = - vDF RS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。 D2 ---分布式二极管(iD大) （2）CMOS逻辑门的缓冲电路 输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能 1.CMOS漏极开路门 1.）CMOS漏极开路门的提出 输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 +VDD T N1 T N2 A B +VDD A B 0 1 （2）漏极开路门的结构与逻辑符号 (c) 可以实现线与功能; +VDD V SS T P1 T N1 T P2 T N2 A B L 电路 逻辑符号 (b)与非逻辑不变 漏极开路门输出连接 (a)工