CPLD、FPGA简介.pptVIP

* * * * * * * * * * * * * * * * * 軟體的設定 MAX+PLUS Ⅱ Student Edition * License file 的載入 * 尋找License file的位置 * 燒錄纜線的設定 Altera ByteBlaster * Programmer * Option-Hardware Setup * 選取ByteBlaster(MV) * 晶片的設定 MAX7000S - EPM7128SLC84-15 * Assign - Device * 選取 MAX7000S - EPM7128LC84-15 * 燒錄測試 Demo * The End Thanks * PLD/FPGA 結構與原理(續) 二、查找表（Look-Up-Table)的原理與結構 (Xilinx稱之為FPGA) 採用這種結構的PLD晶片我們也可以稱之為FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等 查找表（Look-Up-Table)簡稱為LUT，LUT本質上就是一個RAM。 目前FPGA中多使用4輸入的LUT，所以每一個LUT可以看成一個有4位地址線的16x1的RAM * CPLD FPGA比較 二者最大的不同點在於FPGA之邏輯元件間及對應IO繞線採用複雜長距離之繞線，CPLD則採用行與列之高速公路繞線法，距離短速度快 前者繞性強邏輯使用率高，後者使用率差但速度快 * CPLD FPGA比較(續) 僅管FPGA,CPLD和其它類型PLD的結構各有其特點和長處，但概括起來，它們是由三大部分组成: 1.一個二维的邏輯塊陣列，構成了PLD元件 的邏輯组成核心 2.輸入／輸出塊：·連接邏輯塊的互連資源 3.連線資源：由各種長度的連線線段组成， 它們用於邏輯塊之間、邏輯塊與輸入／ 輸出塊之間的連接 * CPLD FPGA比較(續) 典型PLD的架構圖 * 邏輯單元 所謂邏輯單元是PLD/FPGA內部架構的最基本單元 不同廠商對其產品之基本單元的定義不同，如 LE,(Logic Element ) 、MC(Macro Cell) 、 CLB(Carry Logic Block)、Slices等 * 邏輯單元(續) 對ALTERA的可程式邏輯元件產品來說，每個基本單元含一個暫存器；對Xilinx的部分邏輯元件產品，每個基本邏輯單元含兩個暫存器 故一般不用“閘(gate)”的數量來衡量CPLD/ FPGA的大小 * 邏輯單元(續) 應用暫存器的多少來衡量可規劃邏輯晶片的容量大小 如10萬閘的Xilinx的XC2S100有1200個slices，即含2400個暫存器 5萬閘的ALTERA的1K50則含有2880個LE，即有2880個暫存器 * PLD製造商 目前世界半導體產業中有多家公司生產並發展快速高密度的可程式邏輯元件CPLD/FPGA，最大的三家是： Altera，Xilinx，Lattice * PLD製造商(續) 世界十大PLD公司 * CPLDFPGA實際應用圖例1 * CPLDFPGA實際應用圖例2 * CPLDFPGA實際應用圖例3 GAL 16V8 * 軟體的下載(Method 1) 網址: * Altera的網站(點選Download) * 點選MAX+PLUS Ⅱ Student Edition * 點選student10.2.exe * 填上該填的資料，進行下載 * 填寫範例 First Name(名): HsinCheng Last Name(姓): Wu Company Name(公司名): National Cheng Kung University E-mail Address(郵件地址): n9693114@.tw Telephone Number(電話號碼): (886)6-275-7575 Address(地址): No.1, Ta-Hsueh Road, Tainan 701, Taiwan. City(城市): Tainan Country(國家): Taiwan * 填寫資料-Submit Request * 進行檔案下載 * 軟體的下載(Method 2) 網址: .tw/~csplab/digital_electronic.htm * 點選 “學生版下載” * License 檔案的取得 網址: * Altera的網站(點選Licensing) * 點選 MAX+PLUS software for student universities * 點選 Versi