第3节VHDL语言的常用语法-广电电器网-家电维修.PDFVIP

电子发烧友 电子技术论坛 第 3 节 VHDL 语言的常用语法 [学习要求] 掌握 VHDL 硬件描述语言的基本描述语句。并可以利用这些语句进行简单 电路的设计。 [重点与难点] 重点：常用的并行语句与顺序语句的语法。 难点：部件（Component 的定义与应用。 [理论内容] 一、并行语句 所谓的并行语句指采用这些语法生成的硬件电路在时间上可以并行（或并发）的执 行（运行）。这是 VHDL 语法必须具备的能力，也符合硬件电路的特性。这一点不同于 软件，因为软件的语句（或指令）一般总是顺序执行。基本的并行同时语句，可分为下 面三种形式来讨论：直接设置语句、条件式信号设置语句和选掼式信号设置语句。 1、直接设置语句 直接设置语句是采用“= ”运算符。 例如如下的语句： D= not A; E=B and C; F=A or B or C; 这三条语句虽然是分三行写的，但实际上三条语句是同时执行的。 2 、条件式信号设置语句： When-Else When-Else 命令也是属于同时并行的语句命令，它的语法格式如下： 信号 A = 信号 B Whe