第6章 硬件描述语言VHDL.pdfVIP

6.1 VHDL语言的基本结构 6.1 VHDL语言的基本结构 什么是VHDL语言？ V HSIC (Very High Speed Integrated Circuit) Hardware 第6章 硬件描述语言VHDL Description 第6章 硬件描述语言VHDL Language 它是 世纪 年代初，由美国国防部为其超高速集成电 20 80 路VHSIC计划提出的硬件描述语言，它支持硬件的设计、综 Li Hongqiang 合、验证和测试。 School of Information and Communication Engineering IEEE于1987年公布了VHDL 的标准版本（IEEE STD Tianjin Polytechnic University, Tianjin 300160, China 1076/1987）,1993年重新公布了新的标准（IEEE STD 1076- Email: lihongqiang@tjpu.edu.cn 1993）。 VHDL 的优点 VHDL描述能力比其它硬件描述语言更强，用于 设计复杂的、多层次的数字系统。支持设计库和设 计的重复使用； 具有相对独立性，设计者可以不管硬件结构及最 终设计实现的目标器件； 支持广泛，目前大多数EDA软件都支持VHDL语 言； 更方便地向ASIC过渡； VHDL有良好的可读性，容易理解。 VHDL源文件基本格式 VHDL源文件基本格式 library 库名; －－库 实体（Entity ） use 库名.程序包名.; －－程序包 五 结构体(Architecture) entity 实体名 is －－实体 个 port(……); 配置（Configuration ） end 实体名; 部 程序包（Package ） 可 分 选 architecture 结构体名 of 实体名 －－结构体 库(Library) （………） end 结构体名; 1 例：4选1数据选择器 library ieee;