- 1、本文档共56页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
微机原理 80X86微处理器
重要引脚 最小方式 AD0---AD7,A8—A9,A16—A19,IO/M, WR,RD,INTR,INTA,RESET DEN,DT/R 2.4 8086/8088CPU总线时序 2.4.1 8086/088典型时序分析 一、8086存储器/IO读时序 HOLD:保持请求信号,输入,高电平有效。 当DMA操作或外部处理器要求通过总线传送数据时, HOLD信号为高,表示外界请求主CPU让出对总线的控制权。 HLDA:保持响应信号,输出,高电平有效。 当CPU同意让出总线控制权时,输出HLDA高电平信号, 通知外界可以使用总线。同时,现有主CPU所有具“三态”的 线,都进入浮空状态; 当HOLD变为低电平时,主CPU也把HLDA变为低 电平,此时它又重新获得总线控制权。 第2章 80X86/Pentium 微处理器 HOLD HLDA MEM CPU I/O DMA MN/MX:单CPU/多CPU方式控制,输入。 当MN/MX=1(接VCC)时,单CPU模式(最小模式) , 8088的24~31引脚功能如上面所述; 若MN/MX=0(接GND),多CPU模式(最大模式), 8088的24~31引脚定义如图2-9括号内所示。 第2章 80X86/Pentium 微处理器 2.2.2 8086引脚功能 第2章 80X86/Pentium 微处理器 与8088引脚功能的区别: 1. 8086:16条地址/数据复用 引脚AD15~AD0。 8088:只有AD7~AD0 BHE、 A0组合编码与数据总线传送数据的关系如下表所示。 对8086,用BHE作为访问存储器高字节的选通信号, 用A0作为访问存储器低字节的选通信号。 2. 8086的PIN34:BHE/S7 8088中为 SS0 PIN34是高8位数据总线的允许和状态信息复用引脚。 无操作 1 1 传送低8位D7~D0 1 0 传送高8位D15~D8 0 1 传送16位D15~D0 0 0 数据传送状态 BHE A0 第2章 80X86/Pentium 微处理器 3. 8086:PIN28为M/IO,存贮器/输入输出信号,输出、三态。 当M/IO=1时,表示访问存贮器。 当M/IO=0时,表示访问I/O端口。 它和8088的PIN28(IO/M)意义正好相反。 单独的8086/8088 CPU只能进行数据处理,但不能记忆,更不能与外界交换信息。 CPU芯片必须加上必要的支持芯片:时钟电路、地址锁存器、总线驱动器、存贮器、I/O接口芯片及基本外围设备,才能构成一台完整微机系统。 本节主要介绍8086/8088 CPU的支持芯片。 第2章 80X86/Pentium 微处理器 2.3 8086/8088系统组织 2.3.1 8086/8088支持芯片 8284是Intel公司专门为8086/8088系统设计配套的单片时 钟发生器,是一个三合一的芯片,提供: ① 1/3占空比的系统时钟信号CLK; 外围设备时钟信号PCLK ② 提供系统复位信号(RESET信号); ③ 提供READY信号; 一、8284时钟发生器 时钟芯片8284引脚及内部结构如图所示。 第2章 80X86/Pentium 微处理器 CLK 输出,系统时钟。频率为晶体频率或外接频率EF1的1/3。 CLK信号占空比为1/3。 X1、X2 输入,晶体输入。其频率(14.318MHz)为CPU所需时钟
文档评论(0)