第9章 Linux程序设计基础 (1).pptVIP

第15章 数字系统分析 ;15.1 数字系统的组成 ; 2.输出电路 除了作D/A变换外，输出电路的其它功能与输入电路类似。而信号的传输方向是从内到外。 3.控制电路 控制电路是系统的核心，它根据输入信号及运算电路的运算结果，先后发出各种指挥系统各部分电路工作的命令，使整个系统有条不紊地工作。 4.运算电路 在控制电路指挥下，运算电路进行各种算术及逻辑运算，将运算结果送控制电路或者直接输出。 ; 5.存储电路 输入数字系统的各种信息，以及运算电路在运算中的各种中间结果，都要由存储电路存储。在数字系统工作过程中，存储电路的内容不停地变化。 ;15.2 多路数据采集系统 ; 15.2.1 查询式数据采集系统 这种系统的框图如图15.1所示。图中假定被采集的对象有8路。 采集数据时，被采集的模拟量有电模拟量，也有非电模拟量。非电模拟量要经传感器变成电模拟量。如果被采集对象本身就是数字量，就不用A/D转换。 ;图15.1 查询式数据采集系统框图 ; 每路的A/D转换电路转换后的数字信号被数据锁存器锁存。同时该锁存器向状态寄存器输出状态信号S来表示数据是否准备好。如果S=1，表示数据准备好，若S=0就表示数据尚未准备好。 每路数据锁存器的数据能否输出，还受来自地址译码器选通信号OE的控制，当某个锁存器的OE输入端是高电平时，该锁存器输出端打开，向系统的数据总线输送数据；当OE是低电平时，该锁存器输出端处于高阻状态，与数据总线断开。 ; 图15.1所举的例子，被采集的对象有8路，状态寄存器有八位，从S0到S7，分别对应于第0路至第7路的数据准备状态。 当计算机需要读取某路数据时，它就向状态寄存器查询该路的数据准备状态。要读取第i路数据时，就从状态寄存器中读进Si。若读进的Si=1，它就经地址总线输出对应于第i路的三位地址码A2A1A0，经地址译码器译码后，只有第i路数据锁存器的OE端输入高电平，使第i路的数据送上了数据总线，被计算机读取。其它各路锁存器的OE=0，数据输出端处于高阻状态。 各路数据的位数，因系统的不同而不同。图15.1所举的例子是八位。 ; 15.2.2中断式数据采集系统 中断式数据采集系统的原理框图如图15.2所示，仍以8路八位为例。在这种系统里，当某一路的数据已在数据锁存器中准备好，该路锁存器就从INT输出端向系统的中断优先权排队电路输出申请,要求向计算机输送数据,这个过程叫中断申请。由于各路的轻重缓急不同，所以设有中断优先权排队电路。中断优先权排队电路收到中断申请信号后，经过比较，确定在提出申请的各路锁存器中,哪一路的优先级别最高。在经它自己的INT输出端向计算机提出中断申请时，同时把优先级别; 最高的那一路锁存器的地址也输送给计算机。计算机在接到申请后，认为自己目前的工作可以被暂时中断（这是“中断”一词的由来），就暂停目前的工作，转而去接收数据，将优先权排队电路送来的优先级别最高的那一路锁存器地址，经地址总线送至地址译码器，选通对应锁存器，将其锁存的数据送上数据总线,被计算机读取。这里，控制锁存器能否输出数据的控制端子,仍用符号OE表示。 ;图15.2 中断式数据采集系统电路框图 ; 此外，还有直接数据采集方式。这种方式适用于在对某路数据进行采集时,该路数据总是准备好的情况。计算机只要输出对应于该路的地址码，经地址译码器选通该路的数据锁存器，即可将该路数据读入计算机。控制电路当然比查询式和中断式简单。 ;15.3 可编程时钟控制电路 ; 图15.3 数字钟原理方框图 ; 秒、分计数器中，秒个位和分个位是十进制计数、译码、显示电路；秒十位和分十位是六进制计数、译码、显示电路。 对时钟周期取12小时的计时系统来说，小时计数器的个位用十进制计数、译码、显示电路。由于小时的十位只取“0”或“1”，故只用一级触发器即可记录小时十位的状态。再用这个记录直接控制小时十位的显示器件，使10点钟以后下一时钟周期1点钟以前，小时十位显示“1”，其它情况下显示“0”。 ; 当计时到12点59分59秒后，下一个秒计时脉冲来到时，时钟显示的不是13点钟，而是1点钟。此时，由于分、秒计数器已全部是0